半导体装置及其制造方法制造方法及图纸

本文中提供了一种半导体装置及其制造方法。该半导体装置包括设置在栅极层叠物上方的具有顶表面和侧壁的蚀刻停止图案，栅极层叠物具有与导电图案交替地层叠的层间绝缘层。该半导体装置还包括穿过蚀刻停止图案和栅极层叠物的多个沟道结构。该半导体装置还包括延伸以覆盖蚀刻停止图案的顶表面和侧壁的绝缘层，其中，在绝缘层的侧壁中包括凹陷。该半导体装置另外包括接触插塞，该接触插塞穿过绝缘层以使得该接触插塞联接到所述多个沟道结构中的沟道结构。

Semiconductor device and manufacturing method

【技术实现步骤摘要】
半导体装置及其制造方法
本公开的各种实施方式涉及半导体装置及其制造方法，更具体地，涉及一种三维半导体装置及其制造方法。
技术介绍
通常，半导体装置可包括存储器单元阵列，该存储器单元阵列包括多个存储器单元。存储器单元阵列可包括按照各种结构布置的存储器单元。为了增加半导体装置的集成度，已提出了三维半导体装置。然而，在制造三维半导体装置的工艺期间，可能由于各种原因而发生工艺失败。工艺失败可降低所得半导体装置的操作可靠性或者导致半导体装置的操作故障。
技术实现思路
本公开的实施方式可提供一种半导体装置，该半导体装置包括设置在栅极层叠物上方的具有顶表面和侧壁的蚀刻停止图案，栅极层叠物具有与导电图案交替地层叠的层间绝缘层。该半导体装置还包括穿过蚀刻停止图案和栅极层叠物的多个沟道结构。该半导体装置还包括延伸以覆盖蚀刻停止图案的顶表面和侧壁的绝缘层，其中，在绝缘层的侧壁中包括凹陷。该半导体装置另外包括接触插塞，该接触插塞穿过绝缘层以使得该接触插塞联接到所述多个沟道结构中的沟道结构。本公开的实施方式可提供一种制造半导体装置的方法，该方法包括以下步骤：形成包括交替地层叠的第一材料层和第二材料层的层叠物；在层叠物上形成蚀刻停止层；以及形成包括穿过蚀刻停止层的多个垂直部的绝缘层。该方法还包括形成狭缝，该狭缝延伸以穿过彼此相邻的多个垂直部之间的蚀刻停止层并延伸穿过层叠物。该方法还包括通过狭缝利用线图案替换第二材料层。附图说明图1A和图1B是示意性地示出根据实施方式的半导体装置的图。图2是示意性地示出根据实施方式的外围电路结构的截面图。图3A至图3E是示意性地示出根据实施方式的半导体装置的立体图。图4是示出图3C的区域X的放大图。图5A和图5B是示出根据实施方式的半导体装置的各种截面图。图6是示出根据实施方式的上绝缘层的垂直部的布局和蚀刻停止图案的布局的平面图。图7是示出图5A和图5B中的每一个的区域Y的放大截面图。图8、图9A、图9B、图10A、图10B、图11A至图11C、图12A和图12B是示出根据实施方式的半导体装置的制造方法的图。图13是示出根据实施方式的存储器系统的配置的框图。图14是示出根据实施方式的计算系统的配置的框图。具体实施方式以下参照附图更充分地描述示例实施方式；然而，这些实施方式可按照不同的形式具体实现，不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式以使得本公开将能够实现并向本领域技术人员传达示例实施方式的范围。将理解，尽管本文中可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分。例如，在不脱离本公开的教导的情况下，下面所讨论的第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。将理解，当元件被称为“联接”或“连接”到另一元件时，其可直接联接或连接到另一元件，或者可在它们之间存在中间元件。相反，应该理解，当元件被称为“直接联接”或“直接连接”到另一元件时，不存在中间元件。诸如“在…之间”、“直接在…之间”、“与…相邻”或“与…直接相邻”的说明元件之间的关系的其它表达应该以相同的方式解释。本文所使用的术语仅是为了描述特定实施方式，而非意在限制。在本公开中，除非上下文另外清楚地指示，否则单数形式也旨在包括复数形式。将进一步理解，当在本说明书中使用时，术语“包括”、“包含”、“具有”等指定存在所述特征、整数、步骤、操作、元件、组件和/或其组合，但不排除一个或更多个其它特征、整数、步骤、操作、元件、组件和/或其组合的存在或添加。本公开的实施方式提供一种具有改进的操作可靠性的半导体装置以及该半导体装置的制造方法。图1A和图1B是示意性地示出根据实施方式的半导体装置的图。参照图1A和图1B，各个半导体装置可包括设置在基板SUB上方的外围电路结构PC和单元阵列CAR。基板SUB可以是单晶半导体层。例如，基板SUB可以是体硅基板、绝缘体上硅基板、锗基板、绝缘体上锗基板、硅锗基板或者通过选择性外延生长方法形成的薄外延层。单元阵列CAR可包括多个存储块。各个存储块可包括多个单元串。各个单元串可电联接到位线、源极线、字线和选择线。各个单元串可包括彼此串联联接的存储器单元和选择晶体管。各条选择线可用作与之对应的选择晶体管的栅电极。各条字线可用作与之对应的存储器单元的栅电极。外围电路结构PC可包括与单元阵列CAR电联接的N型金属氧化物半导体(NMOS)晶体管和P型金属氧化物半导体(PMOS)晶体管、电阻器和电容器。NMOS晶体管和PMOS晶体管、电阻器和电容器可用作形成行解码器、列解码器、页缓冲器和控制电路的元件。如图1A所示，外围电路结构PC可设置在基板SUB的不与单元阵列CAR交叠的区域上。另选地，如图1B所示，外围电路结构PC可设置在单元阵列CAR和基板SUB之间。在这种情况下，由于外围电路结构PC与单元阵列CAR交叠，所以用于安装单元阵列CAR和外围电路结构PC的基板SUB的表面积可减小。图2是示意性地示出根据实施方式的外围电路结构PC的截面图。图2所示的外围电路结构PC可被包括在图1A所示的外围电路结构PC中，或者被包括在图1B所示的外围电路结构PC中。参照图2，外围电路结构PC可包括外围栅电极PG、外围栅极绝缘层PGI、结Jn、外围电路线PCL和外围接触插塞PCP。外围栅电极PG可用作外围电路结构PC的NMOS晶体管和PMOS晶体管的栅电极。外围栅极绝缘层PGI可设置在各个外围栅电极PG和基板SUB之间。结Jn可以是通过将n型或p型杂质注入到基板SUB的各个有源区域中而限定的区域，并且可设置在各个外围栅电极PG的相对侧并用作源结和漏结。基板SUB的有源区域可由形成在基板SUB中的隔离层ISO分割。隔离层ISO可由绝缘材料形成。外围电路线PCL可通过外围接触插塞PCP电联接到外围电路结构PC的电路。外围电路绝缘层PIL可覆盖外围电路结构PC的电路、外围电路线PCL和外围接触插塞PCP。外围电路绝缘层PIL可包括按照多层结构层叠的绝缘层。图3A至图3E是示意性地示出根据实施方式的半导体装置的立体图。在图3A至图3E中，省略了绝缘层的例示。参照图3A至图3E，半导体装置可包括多个存储器串CST。存储器串CST可包括沿着沟道结构CH布置的存储器单元和选择晶体管。例如，各个存储器串CST可包括通过对应沟道结构CH串联联接的存储器单元和选择晶体管。各个存储器串CST的存储器单元可按照三维结构布置以增强半导体装置的集成度。各个沟道结构CH可在第一方向I上延伸并电联接到对应位线BL。位线BL可在与第一方向I交叉的水平面上在第二方向II上延伸。位线BL可经由接触插塞DCT联接到对应沟道结构CH。接触插塞DCT可与位线BL直接接触并朝着对应沟道结构CH延伸。存储器单元的栅极和选择晶体管本文档来自技高网...

【技术保护点】
1.一种半导体装置，该半导体装置包括：/n蚀刻停止图案，该蚀刻停止图案包括顶表面和侧壁；/n栅极层叠物，该栅极层叠物包括在所述蚀刻停止图案下方交替地层叠的多个层间绝缘层和多个导电图案；/n多个沟道结构，所述多个沟道结构穿过所述蚀刻停止图案和所述栅极层叠物；/n绝缘层，该绝缘层延伸以覆盖所述蚀刻停止图案的顶表面和侧壁，其中，在所述绝缘层的侧壁中包括凹陷；以及/n接触插塞，该接触插塞穿过所述绝缘层，以使得该接触插塞联接到所述多个沟道结构中的沟道结构。/n

【技术特征摘要】
20181121 KR 10-2018-01446221.一种半导体装置，该半导体装置包括：
蚀刻停止图案，该蚀刻停止图案包括顶表面和侧壁；
栅极层叠物，该栅极层叠物包括在所述蚀刻停止图案下方交替地层叠的多个层间绝缘层和多个导电图案；
多个沟道结构，所述多个沟道结构穿过所述蚀刻停止图案和所述栅极层叠物；
绝缘层，该绝缘层延伸以覆盖所述蚀刻停止图案的顶表面和侧壁，其中，在所述绝缘层的侧壁中包括凹陷；以及
接触插塞，该接触插塞穿过所述绝缘层，以使得该接触插塞联接到所述多个沟道结构中的沟道结构。


2.根据权利要求1所述的半导体装置，其中，所述绝缘层的侧壁中的所述凹陷与穿过所述蚀刻停止图案的所述沟道结构的各个上端交叠。


3.根据权利要求1所述的半导体装置，其中，所述绝缘层包括：
垂直部，该垂直部设置在所述蚀刻停止图案的侧壁上；以及
水平部，该水平部从所述垂直部延伸以覆盖所述蚀刻停止图案的顶表面。


4.根据权利要求3所述的半导体装置，
其中，所述水平部在与多个所述层间绝缘层和多个所述导电图案层叠的方向交叉的横向方向上比所述垂直部突出更远，并且
其中，所述栅极层叠物在所述横向方向上比所述垂直部突出更远。


5.根据权利要求4所述的半导体装置，其中，所述绝缘层的侧壁中的所述凹陷形成在所述垂直部的侧表面中。


6.根据权利要求4所述的半导体装置，该半导体装置还包括阻挡绝缘层，该阻挡绝缘层延伸以覆盖所述垂直部的侧表面以及比所述垂直部突出更远的所述水平部的表面。


7.根据权利要求6所述的半导体装置，
其中，所述阻挡绝缘层沿着多个所述导电图案与多个所述层间绝缘层之间的各个界面延伸，并且
其中，所述阻挡绝缘层延伸以覆盖多个所述导电图案的面向所述沟道结构的各个侧壁。


8.根据权利要求1所述的半导体装置，其中，所述蚀刻停止图案包括具有与所述绝缘层的蚀刻速率不同的蚀刻速率的材料。


9.根据权利要求1所述的半导体装置，其中，所述蚀刻停止图案包括氮化物，并且所述绝缘层包括氧化物。


10.根据权利要求1所述的半导体装置，该半导体装置还包括垂直结构，该垂直结构延伸以覆盖所述栅极层叠物的侧壁和所述绝缘层的侧壁，其中，该垂直结构包括朝着包括在所述绝缘层的侧壁中的所述凹陷突出的...

【专利技术属性】
技术研发人员：李振元，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR