半导体装置及其制造方法制造方法及图纸

本文中提供了一种半导体装置及其制造方法。该半导体装置包括设置在栅极层叠物上方的具有顶表面和侧壁的蚀刻停止图案，栅极层叠物具有与导电图案交替地层叠的层间绝缘层。该半导体装置还包括穿过蚀刻停止图案和栅极层叠物的多个沟道结构。该半导体装置还包括延伸以覆盖蚀刻停止图案的顶表面和侧壁的绝缘层，其中，在绝缘层的侧壁中包括凹陷。该半导体装置另外包括接触插塞，该接触插塞穿过绝缘层以使得该接触插塞联接到所述多个沟道结构中的沟道结构。

Semiconductor device and manufacturing method

【技术实现步骤摘要】
半导体装置及其制造方法
本公开的各种实施方式涉及半导体装置及其制造方法，更具体地，涉及一种三维半导体装置及其制造方法。
技术介绍
通常，半导体装置可包括存储器单元阵列，该存储器单元阵列包括多个存储器单元。存储器单元阵列可包括按照各种结构布置的存储器单元。为了增加半导体装置的集成度，已提出了三维半导体装置。然而，在制造三维半导体装置的工艺期间，可能由于各种原因而发生工艺失败。工艺失败可降低所得半导体装置的操作可靠性或者导致半导体装置的操作故障。
技术实现思路
本公开的实施方式可提供一种半导体装置，该半导体装置包括设置在栅极层叠物上方的具有顶表面和侧壁的蚀刻停止图案，栅极层叠物具有与导电图案交替地层叠的层间绝缘层。该半导体装置还包括穿过蚀刻停止图案和栅极层叠物的多个沟道结构。该半导体装置还包括延伸以覆盖蚀刻停止图案的顶表面和侧壁的绝缘层，其中，在绝缘层的侧壁中包括凹陷。该半导体装置另外包括接触插塞，该接触插塞穿过绝缘层以使得该接触插塞联接到所述多个沟道结构中的沟道结构。本公开的实施方式可提供一种制造半导体装置的方法，该方本文档来自技高网...

【技术保护点】
1.一种半导体装置，该半导体装置包括：/n蚀刻停止图案，该蚀刻停止图案包括顶表面和侧壁；/n栅极层叠物，该栅极层叠物包括在所述蚀刻停止图案下方交替地层叠的多个层间绝缘层和多个导电图案；/n多个沟道结构，所述多个沟道结构穿过所述蚀刻停止图案和所述栅极层叠物；/n绝缘层，该绝缘层延伸以覆盖所述蚀刻停止图案的顶表面和侧壁，其中，在所述绝缘层的侧壁中包括凹陷；以及/n接触插塞，该接触插塞穿过所述绝缘层，以使得该接触插塞联接到所述多个沟道结构中的沟道结构。/n

【技术特征摘要】
20181121 KR 10-2018-01446221.一种半导体装置，该半导体装置包括：
蚀刻停止图案，该蚀刻停止图案包括顶表面和侧壁；
栅极层叠物，该栅极层叠物包括在所述蚀刻停止图案下方交替地层叠的多个层间绝缘层和多个导电图案；
多个沟道结构，所述多个沟道结构穿过所述蚀刻停止图案和所述栅极层叠物；
绝缘层，该绝缘层延伸以覆盖所述蚀刻停止图案的顶表面和侧壁，其中，在所述绝缘层的侧壁中包括凹陷；以及
接触插塞，该接触插塞穿过所述绝缘层，以使得该接触插塞联接到所述多个沟道结构中的沟道结构。


2.根据权利要求1所述的半导体装置，其中，所述绝缘层的侧壁中的所述凹陷与穿过所述蚀刻停止图案的所述沟道结构的各个上端交叠。


3.根据权利要求1所述的半导体装置，其中，所述绝缘层包括：
垂直部，该垂直部设置在所述蚀刻停止图案的侧壁上；以及
水平部，该水平部从所述垂直部延伸以覆盖所述蚀刻停止图案的顶表面。


4.根据权利要求3所述的半导体装置，
其中，所述水平部在与多个所述层间绝缘层和多个所述导电图案层叠的方向交叉的横向方向上比所述垂直部突出更远，并且
其中，所述栅极层叠物在所述横向方向上比所述垂直部突出更远。


5.根据权利要求4所述的半导体装置，其中，所述绝缘层的侧壁中的所述凹陷形成在所述垂直部的侧表面中。


6.根据权利要求4所述的半导体装置，该半导体装置还包括阻挡绝缘层，该阻挡绝缘层延伸以覆盖所述垂直部的侧表面以及比所述垂直部突出更远的所述水平部的表面。


7.根据权利要求6所述的半导体装置，
其中，所述阻挡绝缘层沿着多个所述导电图案与多个所述层间绝缘层之间的各个界面延伸，并且
其中，所述阻挡绝缘层延伸以覆盖多个所述导电图案的面向所述沟道结构的各个侧壁。


8.根据权利要求1所述的半导体装置，其中，所述蚀刻停止图案包括具有与所述绝缘层的蚀刻速率不同的蚀刻速率的材料。


9.根据权利要求1所述的半导体装置，其中，所述蚀刻停止图案包括氮化物，并且所述绝缘层包括氧化物。


10.根据权利要求1所述的半导体装置，该半导体装置还包括垂直结构，该垂直结构延伸以覆盖所述栅极层叠物的侧壁和所述绝缘层的侧壁，其中，该垂直结构包括朝着包括在所述绝缘层的侧壁中的所述凹陷突出的...

【专利技术属性】
技术研发人员：李振元，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR