半导体结构的形成方法技术

本发明专利技术涉及集成电路领域，提供了一种半导体结构的形成方法，先在形成有垫氧化层和掩模层的半导体衬底上形成多个第一沟槽，填充第一沟槽形成多个隔离结构，然后依次形成顺应地覆盖于多个隔离结构的顶表面以及它们之间的第二沟槽的内表面的第一介质层以及间隔第一介质层覆盖于第二沟槽的内表面的第二介质层，使得第一介质层中覆盖隔离结构的顶表面和侧壁的部分从第二介质层中暴露出来，然后刻蚀去除被暴露的该部分第一介质层，在第二沟槽靠近隔离结构一侧形成注入通道，最后执行离子注入工艺，以在被注入通道暴露的半导体衬底顶部形成离子注入区。所述离子注入区有助于改善半导体衬底中有源区的离子注入剂量在靠近隔离结构处会损失的问题。

The formation of semiconductor structure

【技术实现步骤摘要】
半导体结构的形成方法
本专利技术涉及集成电路领域，特别涉及一种半导体结构的形成方法。
技术介绍
现有集成电路制造工艺中，半导体器件(或有源器件)诸如MOS晶体管、存储器等通常基于半导体衬底(例如硅晶圆)进行制作。为了对半导体衬底上独立的器件以及不同的功能区进行隔离，在制作半导体器件之前，即会在半导体衬底中预先设置隔离区及隔离结构，利用隔离区对用于制作半导体器件的有源区范围进行限定。伴随着半导体工艺进入深亚微米时代，半导体器件的隔离结构常通常采用浅沟槽隔离工艺(ShallowTrenchIsolation，STI)来制作。现有MOS晶体管的制造过程中，往往需要对浅沟槽隔离结构进行退火处理，并在有源区执行离子注入工艺。但是，研究发现，靠近浅沟槽隔离结构的角部处的注入离子会由于隔离效应、退火效应等导致注入剂量损失，这种注入剂量损失会使得半导体器件的阈值电压不一致，影响半导体器件性能的稳定，严重情况下甚至会造成半导体器件失效。
技术实现思路
本专利技术提供一种半导体结构的形成方法，目的是在半导体衬底顶部靠近隔离结构的位置形成本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供半导体衬底，所述半导体衬底中布置有隔离区，所述半导体衬底上依次叠加形成有垫氧化层和掩模层；/n依次刻蚀所述掩模层、所述垫氧化层以及所述半导体衬底，以对应于所述隔离区形成贯穿所述掩模层、所述垫氧化层且底表面位于所述半导体衬底中的多个第一沟槽；/n填充隔离介质于所述多个第一沟槽中以形成多个隔离结构，所述隔离结构的顶表面高于所述半导体衬底的顶表面；/n去除所述掩模层和所述垫氧化层，并利用相邻的两个所述隔离结构界定出第二沟槽；/n依次形成第一介质层、第二介质层于所述半导体衬底上，所述第一介质层顺应地覆盖于所述多个隔离结构的顶表面以及所述第二沟槽的...

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底中布置有隔离区，所述半导体衬底上依次叠加形成有垫氧化层和掩模层；
依次刻蚀所述掩模层、所述垫氧化层以及所述半导体衬底，以对应于所述隔离区形成贯穿所述掩模层、所述垫氧化层且底表面位于所述半导体衬底中的多个第一沟槽；
填充隔离介质于所述多个第一沟槽中以形成多个隔离结构，所述隔离结构的顶表面高于所述半导体衬底的顶表面；
去除所述掩模层和所述垫氧化层，并利用相邻的两个所述隔离结构界定出第二沟槽；
依次形成第一介质层、第二介质层于所述半导体衬底上，所述第一介质层顺应地覆盖于所述多个隔离结构的顶表面以及所述第二沟槽的内表面，所述第二介质层间隔所述第一介质层覆盖于所述第二沟槽的内表面，以使所述第一介质层中覆盖所述隔离结构的顶表面和侧壁的部分从所述第二介质层中暴露出来；
以所述第二介质层为掩模刻蚀被暴露的部分所述第一介质层，并在所述第二沟槽靠近所述隔离结构一侧形成注入通道，所述注入通道暴露出所述半导体衬底顶部靠近所述隔离结构的部分；以及
执行离子注入工艺，以在被所述注入通道暴露的所述半导体衬底顶部形成离子注入区。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，依次形成所述第一介质层和所述第二介质层的步骤包括：
形成第一介质层于所述半导体衬底上，所述第一介质层顺应地覆盖于所述多个隔离结构的顶表面以及所述第二沟槽的内表面；
在所述第一介质层的顶表面覆盖第二介质层材料；以及

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34