芯片及电容型隔离电路制造技术

本发明专利技术揭示了一种芯片及电容型隔离电路，所述隔离电路包括：第一芯片，包括若干信号发送单元和/或信号接收单元、及若干时钟产生单元和/或时钟接收单元；第二芯片，包括若干信号接收单元和/或信号发送单元、及若干时钟接收单元和/或时钟产生单元；若干隔离电容，位于第一芯片和第二芯片的信号发送单元与信号接收单元、及时钟产生单元与时钟接收单元之间；时钟产生单元及时钟接收单元用于产生或接收时钟信号以调制或解调第一芯片和第二芯片的信号通路中传输的信号。本发明专利技术采用时钟对信号进行调制，芯片间传输的信号为调制信号，对共模扰动有较强的抑制能力；本发明专利技术减少了隔离电容的数量，大大降低了电路成本。

Chip and capacitive isolation circuit

【技术实现步骤摘要】
芯片及电容型隔离电路
本专利技术属于隔离电路
，具体涉及一种芯片及电容型隔离电路。
技术介绍
隔离电路应用于两个电路之间的信号传输，这两个电路分别处于不同的电压域，而且两者电压差可以到达几千伏，所以它们之间不能有直流通路。电容被广泛应用于隔离直流信号，而可以让交流信号通过，所以电容型隔离电路是隔离电路的一种重要实现方法。但如果需要隔离的电压很高，比如到几千伏，那么隔离电容的生产成本很高，占整个电路的主要成本。参图1所示为一现有技术中电容型隔离电路的示意图，其包括信号发送单元11’、信号接收单元21’、及位于信号发送单元11’和信号接收单元21’之间的隔离电容31’。其工作原理如下：信号发送单元11’发送一个方波信号给隔离电容31’；由于隔离电容31’的直流隔离特性，过了隔离电容31’以后，信号变成了上下两个脉冲信号，分别对应方波信号的上升沿和下降沿；信号接收单元21’把脉冲信号恢复成方波信号，从而实现方波信号从信号发送单元11’到信号接收单元21’之间的传输。该电容型隔离电路的缺点是抗共模干扰能力较弱。参图2所示为另一现有技术中电容型隔离电路的示意图，其包括信号发送单元11’、信号接收单元21’、及位于信号发送单元11’和信号接收单元21’之间的隔离电容31’和32’，每个信号通路上分别设有一对隔离电容。其工作原理如下：信号发送单元11’把信号调制成差分的高频交流信号，并发送给这一对隔离电容31’和32’；由于信号已经被调制成高频交流信号，可以通过隔离电容传输至信号接收单元21’；信号接收单元21’把差分的调制信号恢复成方波信号，从而实现方波信号从信号发送单元11’到信号接收单元21’之间的传输。该电容型隔离电路的缺点是：由于信号是差分信号，对共模干扰有较强的抑制能力；每一个信号通路需要有一对独立的隔离电容，如图3所示，当存在4个信号通路时，则需要8个独立的隔离电容，电路成本明显较高。因此，针对上述技术问题，有必要提供一种芯片及电容型隔离电路。
技术实现思路
本专利技术的目的在于提供一种芯片及电容型隔离电路，以提高共模扰动的抑制能力。为了实现上述目的，本专利技术一实施例提供的技术方案如下：一种芯片，所述芯片包括若干信号发送单元和/或信号接收单元、及若干时钟产生单元和/或时钟接收单元，所述芯片通过信号发送单元和/或信号接收单元与外部电路构成信号通路，时钟产生单元及时钟接收单元用于产生或接收时钟信号以调制或解调信号通路中传输的信号。一实施例中，所述芯片包括若干信号发送单元及时钟产生单元，所述时钟产生单元用于产生时钟信号以调制信号通路中传输的信号。一实施例中，所述芯片包括若干信号接收单元及时钟接收单元，所述时钟接收单元用于接收时钟信号以解调信号通路中传输的信号。本专利技术一实施例提供的技术方案如下：一种电容型隔离电路，所述隔离电路包括：第一芯片，包括若干信号发送单元和/或信号接收单元、及若干时钟产生单元和/或时钟接收单元；第二芯片，包括若干信号接收单元和/或信号发送单元、及若干时钟接收单元和/或时钟产生单元；若干隔离电容，位于第一芯片和第二芯片的信号发送单元与信号接收单元、及时钟产生单元与时钟接收单元之间；其中，所述第一芯片和第二芯片之间通过信号发送单元与信号接收单元构成信号通路，时钟产生单元及时钟接收单元用于产生或接收时钟信号以调制或解调第一芯片和第二芯片的信号通路中传输的信号。一实施例中，所述隔离电路包括：第一芯片，包括若干第一信号发送单元及第一时钟产生单元；第二芯片，包括若干第二信号接收单元及第二时钟接收单元，第一信号发送单元和第二信号接收单元构成第一信号通路；若干隔离电容，位于第一信号发送单元与第二信号接收单元及第一时钟产生单元与第二时钟接收单元之间，第一时钟产生单元用于产生时钟信号以调制第一信号通路中传输的信号，第二时钟接收单元用于接收时钟信号以解调第一信号通路中传输的信号。一实施例中，所述隔离电路中：第一芯片还包括若干第一信号接收单元；第二芯片还包括若干第二信号发送单元，第一信号接收单元和第二信号发送单元构成第二信号通路；隔离电容还位于第一信号接收单元和第二信号发送单元之间，第一时钟产生单元还用于产生时钟信号以解调第二信号通路中传输的信号，第二时钟接收单元还用于接收时钟信号以调制第二信号通路中传输的信号。一实施例中，所述隔离电路中：第一芯片还包括若干第一信号接收单元及第一时钟接收单元；第二芯片还包括若干第二信号发送单元及第二时钟产生单元，第一信号接收单元和第二信号发送单元构成第二信号通路；隔离电容还位于第一信号接收单元和第二信号发送单元之间，第二时钟产生单元用于产生时钟信号以调制第二信号通路中传输的信号，第二时钟接收单元用于接收时钟信号以解调第二信号通路中传输的信号。一实施例中，所述隔离电路中包括N+1个隔离电容，N为第一芯片和第二芯片之间的信号通路数。一实施例中，所述隔离电路中包括N+2个隔离电容，N为第一芯片和第二芯片之间的信号通路数。一实施例中，所述隔离电容为单个电容或由多个电容串联组成。与现有技术相比，本专利技术具有以下优点：本专利技术采用时钟对信号进行调制，芯片间传输的信号为调制信号，对共模扰动有较强的抑制能力；本专利技术减少了隔离电容的数量，大大降低了电路成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为一现有技术中电容型隔离电路的示意图；图2为另一现有技术中电容型隔离电路的示意图；图3为再一现有技术中电容型隔离电路的示意图；图4为本专利技术第一实施例中电容型隔离电路的示意图；图5为本专利技术第二实施例中电容型隔离电路的示意图；图6为本专利技术第三实施例中电容型隔离电路的示意图；图7为本专利技术第四实施例中电容型隔离电路的示意图；图8为本专利技术中时钟采用OOK和PSK调制方式对信号调制的时序图。具体实施方式以下将结合附图所示的各实施方式对本专利技术进行详细描述。但该等实施方式并不限制本专利技术，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本专利技术的保护范围内。本专利技术公开了一种芯片，该芯片包括若干信号发送单元和/或信号接收单元、及若干时钟产生单元和/或时钟接收单元，芯片通过信号发送单元和/或信号接收单元与外部电路构成信号通路，时钟产生单元及时钟接收单元用于产生或接收时钟信号以调制或解调信号通路中传输的信号。本专利技术还公开了一种电容型隔离电路，包括：本文档来自技高网...

【技术保护点】
1.一种芯片，其特征在于，所述芯片包括若干信号发送单元和/或信号接收单元、及若干时钟产生单元和/或时钟接收单元，所述芯片通过信号发送单元和/或信号接收单元与外部电路构成信号通路，时钟产生单元及时钟接收单元用于产生或接收时钟信号以调制或解调信号通路中传输的信号。/n

【技术特征摘要】
1.一种芯片，其特征在于，所述芯片包括若干信号发送单元和/或信号接收单元、及若干时钟产生单元和/或时钟接收单元，所述芯片通过信号发送单元和/或信号接收单元与外部电路构成信号通路，时钟产生单元及时钟接收单元用于产生或接收时钟信号以调制或解调信号通路中传输的信号。


2.根据权利要求1所述的芯片，其特征在于，所述芯片包括若干信号发送单元及时钟产生单元，所述时钟产生单元用于产生时钟信号以调制信号通路中传输的信号。


3.根据权利要求1所述的芯片，其特征在于，所述芯片包括若干信号接收单元及时钟接收单元，所述时钟接收单元用于接收时钟信号以解调信号通路中传输的信号。


4.一种电容型隔离电路，其特征在于，所述隔离电路包括：
第一芯片，包括若干信号发送单元和/或信号接收单元、及若干时钟产生单元和/或时钟接收单元；
第二芯片，包括若干信号接收单元和/或信号发送单元、及若干时钟接收单元和/或时钟产生单元；
若干隔离电容，位于第一芯片和第二芯片的信号发送单元与信号接收单元、及时钟产生单元与时钟接收单元之间；
其中，所述第一芯片和第二芯片之间通过信号发送单元与信号接收单元构成信号通路，时钟产生单元及时钟接收单元用于产生或接收时钟信号以调制或解调第一芯片和第二芯片的信号通路中传输的信号。


5.根据权利要求4所述的电容型隔离电路，其特征在于，所述隔离电路包括：
第一芯片，包括若干第一信号发送单元及第一时钟产生单元；
第二芯片，包括若干第二信号接收单元及第二时钟接收单元，第一信号发送单元和第二信号接收单元构成第一信号通路；
若干隔离电容，位于第一信号发送单元与第二信号接...

【专利技术属性】
技术研发人员：应峰，
申请(专利权)人：思瑞浦微电子科技苏州股份有限公司，
类型：发明
国别省市：江苏;32