包括自动自举的共源共栅驱动器的高速电压电平转换器制造技术

一种用于进行高速电压电平转换的方法，所述方法包括用偏置装置将高压(HV)晶体管的HV栅极偏置到中间电压。用施加到低压(LV)晶体管的LV栅极的正电压转变激活所述LV晶体管，其中所述HV晶体管串联连接在所述LV晶体管的输出与LV漏极之间。响应于通过其间的电容器耦合到所述HV栅极的所述LV栅极上的所述正电压转变，将所述中间电压自举到经过自举的电压。使所述输出放电。由所述偏置装置的电阻和所述电容器的电容限定的时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。

High speed voltage level converter including bootstrap cascode driver

【技术实现步骤摘要】
包括自动自举的共源共栅驱动器的高速电压电平转换器
本公开总体上涉及电压电平转换，并且更具体地涉及具有自动自举的共源共栅驱动器的高速电压电平转换。
技术介绍
许多混合信号集成电路(IC)需要不同电压域之间的电压电平转换(例如，电平移位器)。具体地，包括DC/DC电压转换器的IC通常将需要来自低压域的逻辑信号在振幅方面移位，以便与较高的电压域中的电路通信。电压电平转换经常还用于介接以不同电源电压操作的不同逻辑电路，从而平衡速度和功耗目标。此外，模拟电路经常将更高的电源电压用于更精确的操作，所述更精确的操作具有例如经过改进的信噪比。不同电压域之间的电压电平转换带来了各种设计挑战。较低的电压电路可能需要与较高的电压进行隔离，以防止被破坏。较高的电压电路的面积和成本往往较大，并且具有更高的栅极电容，所述栅极电容使速度降低。另外，在低压域与高压域之间进行转换在传统上涉及连续电流直流(DC)偏置路径和慢信号压摆率。
技术实现思路
根据本专利技术的第一方面，提供一种高速电压电平转换器，包括：第一P沟道场效应晶体管(PFET)，所述第一PFET包括连接到高压(HV)电源的第一源极；以及第二PFET，所述第二PFET包括连接到所述HV电源的第二源极，所述第一PFET包括连接到所述第二PFET的第二栅极和第一电压驱动器的第一驱动器输出的第一漏极，所述第二PFET包括连接到所述第一PFET的第一栅极和第二电压驱动器的第二驱动器输出的第二漏极，第一输入连接到所述第一电压驱动器的第一驱动器输入，并且第二输入连接到所述第二电压驱动器的第二驱动器输入，其中所述第二输入具有所述第一输入的相反极性，并且所述第一电压驱动器和所述第二电压驱动器中的至少一个电压驱动器包括：串联连接的N沟道场效应晶体管(NFET)对，所述串联连接的NFET对包括低压(LV)晶体管和HV晶体管，其中所述LV晶体管的LV栅极连接到驱动器输入，所述HV晶体管的HV漏极连接到驱动器输出，偏置装置连接在所述HV晶体管的偏置电压与HV栅极之间以在所述HV栅极上生成中间电压，并且电容器连接在所述LV栅极与所述HV栅极之间，其中响应于所述LV栅极上的第一电压转变，所述电容器将所述中间电压自举到经过自举的电压。在一个或多个实施例中，所述第一电压转变是所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的正电压转变，并且所述中间电压被自举在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。在一个或多个实施例中，响应于所述正电压转变而激活所述LV晶体管使所述LV晶体管的所述LV漏极上的LV漏极电压保持低于所述LV晶体管的击穿电压，而所述中间电压被自举到经过自举的电压。在一个或多个实施例中，所述第一电压转变是在所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的所述LV栅极上的负电压转变，由此使相应的LV晶体管去激活。在一个或多个实施例中，所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的时间常数由相应的偏置装置的电阻和相应的电容器的电容限定，并且所述时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在最小电压持续最小时间段以使所述输出放电到最小电压。在一个或多个实施例中，所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的时间常数由所述相应的偏置装置的电阻和所述相应的电容器的电容限定，并且所述时间常数小于最大时间常数，由此在所述第一电压转变之后的负电压转变之前使所述经过自举的电压放电到所述中间电压。在一个或多个实施例中，所述偏置装置包括PFET，所述PFET包括偏置到接地的栅极。在一个或多个实施例中，所述偏置装置包括电阻器。根据本专利技术的第二方面，提供一种用于进行高速电压电平转换的方法，包括：用偏置装置将高压(HV)栅极偏置到中间电压，其中所述中间电压处于包括所述HV栅极的HV晶体管的HV电压范围内；用电压脉冲的施加到低压(LV)晶体管的LV栅极的正电压转变激活所述LV晶体管，其中所述HV晶体管串联连接在所述LV晶体管的输出与LV漏极之间；响应于通过其间连接的电容器耦合到所述HV栅极的所述LV栅极上的所述正电压转变，将所述中间电压自举到经过自举的电压；以及使所述输出放电，其中由所述偏置装置的电阻和所述电容器的电容限定的时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。在一个或多个实施例中，所述电压脉冲进一步包括施加到所述LV栅极的负电压转变，响应于此，所述中间电压被基本上自举到所述HV晶体管的最小操作电压，由此使所述LV晶体管去激活。在一个或多个实施例中，所述时间常数小于最大时间常数，由此在所述电压脉冲的负电压转变之前使所述经过自举的电压放电到所述中间电压。在一个或多个实施例中，所述偏置装置连接到LV电源，所述LV电源限定所述正电压转变的上电压。在一个或多个实施例中，激活所述LV晶体管将所述LV晶体管的LV漏极钳位到小于所述LV晶体管的击穿电压，而所述中间电压被自举到所述经过自举的电压。根据本专利技术的第三方面，提供一种高速电压电平转换器，包括：低压(LV)晶体管，所述LV晶体管包括LV漏极、连接到输入的LV栅极以及连接到接地的LV源极，其中所述LV晶体管被配置成在施加到所述输入的电压脉冲的LV电压范围内进行操作；高压(HV)晶体管，所述HV晶体管包括连接到所述LV漏极的HV源极、HV栅极以及连接到输出的HV漏极，其中所述HV晶体管被配置成在HV电压范围内进行操作，并且所述HV电压范围的HV最大电压大于所述LV电压范围的LV最大电压；偏置装置，所述偏置装置连接在偏置电压与所述HV栅极之间，其中所述偏置电压被配置成将所述HV栅极偏置到所述HV电压范围的中间电压；以及电容器，所述电容器连接在所述LV栅极与所述HV栅极之间，所述电容器被配置成响应于所述电压脉冲的正电压转变而将所述中间电压自举到经过自举的电压，其中由所述偏置装置的电阻和所述电容器的电容限定的时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。在一个或多个实施例中，所述时间常数小于最大时间常数，由此在所述正电压转变之后的脉冲的负电压转变之前使所述经过自举的电压放电到所述中间电压。在一个或多个实施例中，响应于所述电压脉冲的上升沿而激活所述LV晶体管将所述LV漏极钳位到小于所述LV晶体管的击穿电压，而所述中间电压被自举到所述经过自举的电压。在一个或多个实施例中，所述偏置电压是限定所述正电压转变的上电压的LV电源。在一个或多个实施例中，响应于施加到所述LV栅极的负电压转变，将所述中间电压基本上自举到所述HV晶体管的最小操作电压，由此使所述LV晶体管去激活。在一个或多个实施例中，所述偏置装置包括P沟道场效应晶体管，所述P沟道场效应晶体本文档来自技高网...

【技术保护点】
1.一种高速电压电平转换器，其特征在于，包括：/n第一P沟道场效应晶体管(PFET)，所述第一PFET包括连接到高压(HV)电源的第一源极；以及/n第二PFET，所述第二PFET包括连接到所述HV电源的第二源极，所述第一PFET包括连接到所述第二PFET的第二栅极和第一电压驱动器的第一驱动器输出的第一漏极，所述第二PFET包括连接到所述第一PFET的第一栅极和第二电压驱动器的第二驱动器输出的第二漏极，第一输入连接到所述第一电压驱动器的第一驱动器输入，并且第二输入连接到所述第二电压驱动器的第二驱动器输入，其中所述第二输入具有所述第一输入的相反极性，并且所述第一电压驱动器和所述第二电压驱动器中的至少一个电压驱动器包括：/n串联连接的N沟道场效应晶体管(NFET)对，所述串联连接的NFET对包括低压(LV)晶体管和HV晶体管，其中所述LV晶体管的LV栅极连接到驱动器输入，所述HV晶体管的HV漏极连接到驱动器输出，偏置装置连接在所述HV晶体管的偏置电压与HV栅极之间以在所述HV栅极上生成中间电压，并且电容器连接在所述LV栅极与所述HV栅极之间，其中响应于所述LV栅极上的第一电压转变，所述电容器将所述中间电压自举到经过自举的电压。/n...

【技术特征摘要】
20181113 US 16/189,4241.一种高速电压电平转换器，其特征在于，包括：
第一P沟道场效应晶体管(PFET)，所述第一PFET包括连接到高压(HV)电源的第一源极；以及
第二PFET，所述第二PFET包括连接到所述HV电源的第二源极，所述第一PFET包括连接到所述第二PFET的第二栅极和第一电压驱动器的第一驱动器输出的第一漏极，所述第二PFET包括连接到所述第一PFET的第一栅极和第二电压驱动器的第二驱动器输出的第二漏极，第一输入连接到所述第一电压驱动器的第一驱动器输入，并且第二输入连接到所述第二电压驱动器的第二驱动器输入，其中所述第二输入具有所述第一输入的相反极性，并且所述第一电压驱动器和所述第二电压驱动器中的至少一个电压驱动器包括：
串联连接的N沟道场效应晶体管(NFET)对，所述串联连接的NFET对包括低压(LV)晶体管和HV晶体管，其中所述LV晶体管的LV栅极连接到驱动器输入，所述HV晶体管的HV漏极连接到驱动器输出，偏置装置连接在所述HV晶体管的偏置电压与HV栅极之间以在所述HV栅极上生成中间电压，并且电容器连接在所述LV栅极与所述HV栅极之间，其中响应于所述LV栅极上的第一电压转变，所述电容器将所述中间电压自举到经过自举的电压。


2.根据权利要求1所述的高速电压电平转换器，其特征在于，所述第一电压转变是所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的正电压转变，并且所述中间电压被自举在或高于驱动电压持续最小时间段以使所述输出放电到最小电压。


3.根据权利要求2所述的高速电压电平转换器，其特征在于，响应于所述正电压转变而激活所述LV晶体管使所述LV晶体管的所述LV漏极上的LV漏极电压保持低于所述LV晶体管的击穿电压，而所述中间电压被自举到经过自举的电压。


4.根据权利要求1所述的高速电压电平转换器，其特征在于，所述第一电压转变是在所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的所述LV栅极上的负电压转变，由此使相应的LV晶体管去激活。


5.根据权利要求1所述的高速电压电平转换器，其特征在于，所述第一电压驱动器和所述第二电压驱动器中的一个电压驱动器的时间常数由相应的偏置装置的电阻和相应的电容器的电容限定，并且所述时间常数大于最小时间常数，由此将所述HV栅极上的所述经过自举的电压保持在最小电压持续最小时间段以使所述输出放电到最小电压。

【专利技术属性】
技术研发人员：J·皮格特，T·M·纽林，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：美国;US