上电复位电路、欠压锁定电路及欠压锁定方法技术

本发明专利技术公开了一种上电复位电路、欠压锁定电路及欠压锁定方法，上电复位电路包括：第一分压单元以及第一MOS管。第一分压单元电性连接于电源电压V

【技术实现步骤摘要】
上电复位电路、欠压锁定电路及欠压锁定方法


[0001]本专利技术属于电源电路
，特别是关于一种上电复位电路、欠压锁定电路及欠压锁定方法。

技术介绍

[0002]在一些应用中，要求在不同上电速度、输出随电源单调变化。输出通常受欠压锁定电路(Under Voltage Lock Out，UVLO)控制，这就要求在不同上电速度时，UVLO只拉高一次。
[0003]在UVLO电路中，常规的上电复位电路(Power
‑
on Reset，POR)一般是采用NMOS管与输入电阻相连以对电源电压V
DD
分压，然后通过一组反相器对信号进行反转后输出上电复位信号至UVLO电路的比较器。在POR电路拉高后，比较器开始正常工作，比较器的正向输入端输入基准电压V
REF
，反向输入端输入带隙基准电路(Bandgap)产生的带隙基准电压V
BG
，当基准电压V
REF
高于带隙基准电压V
BG
时，UVLO电路输出高电平；当基准电压V
REF
低于带隙基准电压V
BG
时，UVLO电路输出低电平。
[0004]然而，当UVLO电路翻转电压较低时，POR电路的设计比较受限。POR电路通常和MOS管的阈值电压V
TH
相关，V
TH
受温度和corner影响较大，POR电路在低温SS corner时翻转点很高，在高温FF corner时翻转点比较低。一方面，在低温SS corner时，POR电路的翻转电压不能超过UVLO电路的翻转电压值，而常规的POR电路的翻转电压大约为2V
TH
，对于UVLO电路翻转电压较低的场景，在低温SS corner时面临较大的挑战，需要进一步降低POR电路的翻转电压。另一方面，如图1a、1b所示，在高温FF corner时，由于POR电路的翻转电压过低，导致UVLO电路有多次翻转的问题。
[0005]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0006]本专利技术的目的在于提供一种上电复位电路、欠压锁定电路及欠压锁定方法，其用以解决欠压锁定电路翻转电压较低的情况下，高温FF corner时上电复位电路的翻转电压过低导致欠压锁定电路有多次翻转的问题。
[0007]为实现上述目的，本专利技术的实施例提供了一种上电复位电路，所述上电复位电路包括：
[0008]第一分压单元，电性连接于电源电压V
DD
和地电位之间，所述第一分压单元于第一分压节点上输出分压电压V
A
；
[0009]第一MOS管，所述第一MOS管的栅极与第一分压节点相连，源极与电源电压V
DD
相连，漏极间接与地电位相连，所述上电复位电路的输出端与第一MOS管的漏极直接或间接相连，以输出上电复位信号；
[0010]其中，所述上电复位信号的翻转点电压V
L2H
为V
L2H
＝K*V
TH
，K＞1，V
TH
为第一MOS管的
阈值电压。
[0011]在本专利技术的一个或多个实施方式中，所述第一分压单元包括电性连接于电源电压V
DD
与第一分压节点之间的第一电阻、及电性连接于第一分压节点和地电位之间的第二电阻。
[0012]在本专利技术的一个或多个实施方式中，所述上电复位信号的翻转点电压V
L2H
＜2V
GS
，V
GS
为第一MOS管的栅源电压。
[0013]在本专利技术的一个或多个实施方式中，所述第一MOS管为PMOS管。
[0014]在本专利技术的一个或多个实施方式中，所述第一MOS管的漏极与地电位之间连接有第三电阻或电流源。
[0015]在本专利技术的一个或多个实施方式中，所述上电复位电路的输出端与第一MOS管的漏极之间串联有2N组反相器，N为正整数。
[0016]在本专利技术的一个或多个实施方式中，所述反相器包括第一反相器和第二反相器，所述第一反相器包括第三MOS管和第四MOS管，且第三MOS管为PMOS管，第四MOS管为NMOS管，所述第三MOS管的栅极和第四MOS管的栅极相连后连接于第一MOS管的漏极，第三MOS管的漏极和第四MOS管的漏极相连，第三MOS管的源极与电源电压V
DD
相连，第四MOS管的源极与地电位相连；
[0017]所述第二反相器包括第五MOS管和第六MOS管，且第五MOS管为PMOS管，第六MOS管为NMOS管，所述第五MOS管的栅极和第六MOS管的栅极相连后连接于第三MOS管的漏极和第四MOS管的漏极，第五MOS管的漏极和第六MOS管的漏极相连后连接于上电复位电路的输出端，第五MOS管的源极与电源电压V
DD
相连，第六MOS管的源极与地电位相连。
[0018]在本专利技术的另一个方面当中，提供了一种欠压锁定电路，所述欠压锁定电路包括：
[0019]如上所述的上电复位电路，用于提供上电复位信号；
[0020]基准电压产生电路，用于产生基准电压V
REF
；
[0021]带隙基准电路，用于产生带隙基准电压V
BG
；
[0022]比较器，所述比较器电性连接于上电复位电路与地电位之间，第一输入端与基准电压产生电路相连，第二输入端与带隙基准电路相连，输出端用于输出欠压锁定信号。
[0023]在本专利技术的一个或多个实施方式中，所述带隙基准电路包括：
[0024]双极型晶体管单元，包括第一双极型晶体管及第二双极型晶体管；
[0025]匹配电阻单元，包括与第一双极型晶体管相连的第一匹配电阻、与第二双极型晶体管相连的第二匹配电阻、与第二匹配电阻相连的第三匹配电阻；
[0026]运算放大器，具有第一输入端和第二输入端，所述第一输入端连接于第一匹配电阻和第一双极型晶体管之间，所述第二输入端连接于第二匹配电阻和第三匹配电阻之间；
[0027]第二MOS管，所述第二MOS管为PMOS管，其栅极与运算放大器的输出端相连，源极与电源电压V
DD
相连，漏极与第一匹配电阻和第二匹配电阻相连，第二MOS管的漏极产生带隙基准电压V
BG
。
[0028]在本专利技术的一个或多个实施方式中，所述基准电压产生电路包括第二分压单元，所述第二分压单元包括电性连接于电源电压V
DD
与第二分压节点之间的第四电阻、及电性连接于第二分压节点和地电位之间的第五电阻，所述第二分压单元于第二分压节点上输出基准电压V
REF
。
[0029]在本专利技术的一个或多个实施方式中，所述欠压锁定电路还包括第七MOS管和反相器INV，所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种上电复位电路，其特征在于，所述上电复位电路包括：第一分压单元，电性连接于电源电压V
DD
和地电位之间，所述第一分压单元于第一分压节点上输出分压电压V
A
；第一MOS管，所述第一MOS管的栅极与第一分压节点相连，源极与电源电压V
DD
相连，漏极间接与地电位相连，所述上电复位电路的输出端与第一MOS管的漏极直接或间接相连，以输出上电复位信号；其中，所述上电复位信号的翻转点电压V
L2H
为V
L2H
＝K*V
TH
，K＞1，V
TH
为第一MOS管的阈值电压。2.如权利要求1所述的上电复位电路，其特征在于，所述第一分压单元包括电性连接于电源电压V
DD
与第一分压节点之间的第一电阻、及电性连接于第一分压节点和地电位之间的第二电阻。3.如权利要求1所述的上电复位电路，其特征在于，所述上电复位信号的翻转点电压V
L2H
＜2V
GS
，V
GS
为第一MOS管的栅源电压。4.如权利要求1所述的上电复位电路，其特征在于，所述第一MOS管为PMOS管。5.如权利要求1所述的上电复位电路，其特征在于，所述第一MOS管的漏极与地电位之间连接有第三电阻或电流源。6.如权利要求1所述的上电复位电路，其特征在于，所述上电复位电路的输出端与第一MOS管的漏极之间串联有2N组反相器，N为正整数。7.如权利要求6所述的上电复位电路，其特征在于，所述反相器包括第一反相器和第二反相器，所述第一反相器包括第三MOS管和第四MOS管，且第三MOS管为PMOS管，第四MOS管为NMOS管，所述第三MOS管的栅极和第四MOS管的栅极相连后连接于第一MOS管的漏极，第三MOS管的漏极和第四MOS管的漏极相连，第三MOS管的源极与电源电压V
DD
相连，第四MOS管的源极与地电位相连；所述第二反相器包括第五MOS管和第六MOS管，且第五MOS管为PMOS管，第六MOS管为NMOS管，所述第五MOS管的栅极和第六MOS管的栅极相连后连接于第三MOS管的漏极和第四MOS管的漏极，第五MOS管的漏极和第六MOS管的漏极相连后连接于上电复位电路的输出端，第五MOS管的源极与电源电压V
DD
相连，第六MOS管的源极与地电位相连。8.一种欠压锁定电路，其特征在于，所述欠压锁定电路包括：权利要求1～7中任一项所述的上电复位电路，用于提供上电复位信号；基准电压产生电路，用于产生基...

【专利技术属性】
技术研发人员：张力，张睿，弋敏，
申请(专利权)人：思瑞浦微电子科技苏州股份有限公司，
类型：发明
国别省市：