【技术实现步骤摘要】
本公开的实施例涉及半导体器件及其制造方法。
技术介绍
1、双极cmos dmos(bcd)技术能够将模拟元件、数字元件以及高压(hv)器件集成到单个芯片或集成电路(ic)中，以形成嵌入式器件。这种芯片或ic可以广泛用于汽车和工业应用。然而，由于不同器件之间容易发生干扰，很难将这些不同类型的器件集成在单个管芯或芯片上。例如，高压器件可能存在闩锁问题，这可能会不利地影响整个产品在集成期间的可靠性。因此，需要在集成过程中适当地将不同类型的器件相互隔离。然而，用于隔离不同类型器件的传统结隔离技术消耗较大的布局面积并且需要额外的掩模步骤，这会使制造工艺复杂化并增加制造成本。此外，使用传统隔离方案进行隔离的、与模拟和数字元件集成的hv器件可能不具有高击穿电压(bv)。
2、因此，期望提供一种可靠、高性能、简单且能有效降低成本的解决方案来集成各种适合的隔离结构。
技术实现思路
1、本公开的目的是提供一种半导体器件及其制造方法，以解决现有技术中存在的上述问题。例如，以可靠、高性能、简单且能有效降低成本的解决方案来集成各种适合的隔离结构，从而有效地将hv器件与同一ic中的其他器件隔离。
2、根据本公开的实施例，提供了一种用于制造半导体器件的方法，包括：提供半导体主体，所述半导体主体包括衬底、设置在所述衬底之上的埋层以及设置在所述埋层之上的外延层，所述衬底具有第一掺杂类型，所述埋层具有与所述第一掺杂类型相反的第二掺杂类型；在所述外延层上形成硬掩模层；使用软掩模层对所述硬掩模层和
3、根据本公开的实施例，提供了一种用于制造半导体器件的方法，包括：提供半导体主体，所述半导体主体包括衬底、设置在所述衬底之上的埋层以及设置在所述埋层之上的外延层，所述衬底具有第一掺杂类型，所述埋层具有与所述第一掺杂类型相反的第二掺杂类型；在所述外延层上形成硬掩模层；使用软掩模层对所述硬掩模层和所述半导体主体进行刻蚀，以在所述半导体主体中形成第一沟槽和第三沟槽；从所述硬掩模层的顶表面剥离所述软掩模层；沉积未掺杂的多晶硅，使得所述第一沟槽和第三沟槽的侧壁和底部上形成未掺杂的多晶硅；沉积扩散材料，使得所述第一沟槽和第三沟槽的侧壁和底部上形成所述扩散材料；使用填充材料完全填充所述第三沟槽；从所述第一沟槽中去除所述扩散材料和所述填充材料；靠近所述第三沟槽的侧壁在所述外延层中形成具有所述第二掺杂类型的第一掺杂区，所述第一掺杂区从所述外延层的顶表面延伸到所述埋层，并且被配置为将所述埋层电连接至所述外延层的顶表面；在所述第一沟槽和第三沟槽的侧壁和底部上形成沟槽氧化物层；沉积介电层，使得所述第一沟槽和第三沟槽的侧壁和底部的氧化物层上形成介电层，并对所述第一沟槽的底部的所述介电层和氧化物层进行刻蚀；沉积导电材料，使得所述导电材料至少填充所述第一沟槽；去除所述硬掩模层上的导电材料；在所述外延层中形成多个器件区域。
4、根据本公开的实施例，提供了一种用于制造半导体器件的方法，包括：提供半导体主体，所述半导体主体包括衬底、设置在所述衬底之上的埋层以及设置在所述埋层之上的外延层，所述衬底具有第一掺杂类型，所述埋层具有与所述第一掺杂类型相反的第二掺杂类型；在所述外延层的顶表面上形成硬掩模层；使用软掩模层对所述硬掩模层和所述半导体主体进行刻蚀，以在所述半导体主体中形成第一沟槽、第二沟槽和第三沟槽；从所述硬掩模层的顶表面剥离所述软掩模层；沉积形成导电材料层，以填充所述第一沟槽、第二沟槽和所述第三沟槽；去除所述第一沟槽和第二沟槽中的导电材料层，并保留所述第三沟槽中的导电材料层；形成沉积氧化物层以填充所述第二沟槽，而所述第一沟槽保持开口；进行刻蚀以打开所述第一沟槽的底部以形成开口；沉积导电材料，使得所述导电材料至少填充所述第一沟槽；去除所述硬掩模层上的导电材料；在所述外延层中形成多个器件区域。
5、根据本公开的实施例，提供了一种用于制造半导体器件的方法，包括：提供半导体主体，所述半导体主体包括衬底、设置在所述衬底之上的埋层以及设置在所述埋层之上的外延层，所述衬底具有第一掺杂类型，所述埋层具有与所述第一掺杂类型相反的第二掺杂类型；在所述外延层的顶表面上形成硬掩模层；使用软掩模层对所述硬掩模层和所述半导体主体进行刻蚀，以在所述半导体主体中形成第一沟槽和第三沟槽；从所述硬掩模层的顶表面剥离所述软掩模层；沉积形成导电材料层，以填充所述第一沟槽和所述第三沟槽；去除所述第一沟槽中的导电材料层，并保留所述第三沟槽中的导电材料层；进行刻蚀以打开所述第一沟槽的底部以形成开口；沉积导电材料，使得所述导电材料至少填充所述第一沟槽；去除所述硬掩模层上的导电材料；在所述外延层中形成多个器件区域。
6、根据本公开的实施例，提供了一种用于制造半导体器件的方法，包括：提供半导体主体，所述半导体主体包括衬底、设置在所述衬底之上的埋层以及设置在所述埋层之上的外延层，所述衬底具有第一掺杂类型，所述埋层具有与所述第一掺杂类型相反的第二掺杂类型；在所述外延层的顶表面上形成硬掩模层；使用软掩模层对所述硬掩模层和所述半导体主体进行刻蚀，以在所述半导体主体中形成第一沟槽、第二沟槽和第三沟槽；从所述硬掩模层的顶表面剥离所述软掩模层；沉积形成导电材料层，以填充所述第一沟槽、第二沟槽和所述第三沟槽；去除所述第一沟槽和第二沟槽中的导电材料层，并保留所述第三沟槽中的导电材料层；形成沉积氧化物层以填充所述第二沟槽，而所述第一沟槽保持开口；进行刻蚀以打开所述第一沟槽的底部以形成开口；沉积导电材料，使得所述导电材料至少填充所述第一沟槽；去除所述硬掩模层上的导电材料；在所述外延层中形成多个器件区域。
7、根据本公开的实施例，提供了一种用于制造半导体器件的方法，包括：提供半导体主体，所述半导体主体包括衬底、设置在所述衬底之上的埋层以及设置在所述埋层之上的外延层，所述衬底具有第一掺杂类型，所述埋层具有与所述第一掺杂类型相反的第二掺杂类型；在所述外延层的顶表面上形成硬掩模层；使用软掩模层对所述硬掩模层和所述半导体主体进行刻本文档来自技高网...
【技术保护点】
1.一种用于制造半导体器件的方法，包括：
2.根据权利要求1所述的方法，其中形成所述硬掩模层(4)包括：
3.根据权利要求2所述的方法，其中所述衬底(1)、所述埋层(2)和所述外延层(3)由硅材料形成，所述第一氧化物层(41)由二氧化硅形成，并且所述氮化物层(42)由氮化硅形成。
4.根据权利要求2所述的方法，还包括对所述介电层(8)和所述沟槽氧化物层(44)进行刻蚀，从所述氮化物层(42)的顶表面去除所述介电层(8)，并且使第二开口(54)延伸到位于所述第一沟槽(51)的底部，并且在所述第一沟槽(51)的底部处形成与所述第二开口(54)对准的第一开口(71)。
5.根据权利要求4所述的方法，还包括穿过所述第二开口(54)和所述第一开口(71)对所述衬底(1)进行离子注入，以靠近所述第一沟槽(51)的底部在所述衬底(1)中形成第二掺杂区(9)，其中所述第二掺杂区(9)具有第一掺杂类型，并且具有高于所述衬底(1)的掺杂浓度。
6.根据权利要求1所述的方法，其中使用所述软掩模层(10)对所述硬掩模层(4)和所述半导体主体(1
7.根据权利要求1所述的方法，其中所述填充材料包括扩散材料(81)和介电材料(82)，使用填充材料完全填充所述第三沟槽(53)包括使用扩散材料(81)和介电材料(82)完全填充所述第三沟槽(53)。
8.根据权利要求7所述的方法，其中使用扩散材料(81)和介电材料(82)完全填充所述第三沟槽(53)包括使用所述扩散材料(81)部分地填充所述第三沟槽(53)，并且在所述第三沟槽(53)中继续填充所述介电材料(82)，以封住所述扩散材料(81)。
9.根据权利要求7所述的方法，其中对所述介电材料(82)进行刻蚀以使所述介电材料(82)在所述第一沟槽(51)和第二沟槽(52)中形成的开口被扩大。
10.根据权利要求7所述的方法，其中使用氢氟酸从所述第一沟槽(51)和第二沟槽(52)中完全去除所述扩散材料(81)和所述介电材料(82)，且利用所述未掺杂的多晶硅(80)保护所述第一氧化物层(41)免受刻蚀。
11.根据权利要求1所述的方法，其中扩散材料(81)包括第二掺杂类型的掺杂物，所述方法还包括对所述扩散材料(81)进行热推进，以使所述扩散材料(81)中的第二掺杂类型的掺杂物扩散到所述外延层(3)中的靠近所述第三沟槽(53)的侧壁的区域中，从而形成第一掺杂区(83)。
12.根据权利要求1所述的方法，其中靠近所述第三沟槽(53)的侧壁在所述外延层(3)中形成具有所述第二掺杂类型的第一掺杂区(83)包括：
13.根据权利要求1所述的方法，其中在沉积未掺杂的多晶硅(80)之前，在所述第一沟槽(51)、所述第二沟槽(52)和所述第三沟槽(53)的侧壁上形成薄的氧化物层(40)，其中所述薄的氧化物层(40)的厚度为50-500A。
14.根据权利要求1所述的方法，其中当所述第一掺杂类型为p型时，所述扩散材料(81)包括POCl3玻璃和磷硅酸盐玻璃中的至少一种，并且掺杂物为磷元素；并且其中当所述第一掺杂类型为n型时，所述扩散材料(81)包括硼硅酸盐玻璃，并且掺杂物为硼元素。
15.根据权利要求1所述的方法，其中所述第一沟槽(51)中的所述沟槽氧化物层(44)和所述介电层(8)形成第一深沟槽隔离结构(511)，所述第二沟槽(52)中的所述沟槽氧化物层(44)和所述介电层(8)形成第二深沟槽隔离结构(521)，并且所述第三沟槽53中的所述沟槽氧化物层(44)和所述介电层(8)形成第三深沟槽隔离结构(531)。
16.一种用于制造半导体器件的方法，包括：
17.一种用于制造半导体器件的方法，包括：
18.根据权利要求17所述的方法，其中在沉积形成导电材料层(85)之前，还包括：
19.根据权利要求18所述的方法，其中在所述第一沟槽(51)、所述第二沟槽(52)和所述第三沟槽(53)的侧壁和底部上进行薄层氧化步骤以形成沟槽氧化物层(44)。
20.根据权利要求18所述的方法，其中形成所述硬掩模层(4)包括：
21.根据权利要求18所述的方法，其中使用所述软掩模层(10)对所述硬掩模层(4)和所述半导体主体(11)进行刻蚀包括：
22.根据权利要求18所述的方法，其中在所述第一沟槽(51)、所述第二沟槽(52)和所述第三沟槽(53)的侧壁和底部上形成薄的沟槽氧化物层。
23.根据权利要求22所述的方法，其中在所述第一沟槽(51)、所述第二沟槽(52)和...
【技术特征摘要】
1.一种用于制造半导体器件的方法，包括：
2.根据权利要求1所述的方法，其中形成所述硬掩模层(4)包括：
3.根据权利要求2所述的方法，其中所述衬底(1)、所述埋层(2)和所述外延层(3)由硅材料形成，所述第一氧化物层(41)由二氧化硅形成，并且所述氮化物层(42)由氮化硅形成。
4.根据权利要求2所述的方法，还包括对所述介电层(8)和所述沟槽氧化物层(44)进行刻蚀，从所述氮化物层(42)的顶表面去除所述介电层(8)，并且使第二开口(54)延伸到位于所述第一沟槽(51)的底部，并且在所述第一沟槽(51)的底部处形成与所述第二开口(54)对准的第一开口(71)。
5.根据权利要求4所述的方法，还包括穿过所述第二开口(54)和所述第一开口(71)对所述衬底(1)进行离子注入，以靠近所述第一沟槽(51)的底部在所述衬底(1)中形成第二掺杂区(9)，其中所述第二掺杂区(9)具有第一掺杂类型，并且具有高于所述衬底(1)的掺杂浓度。
6.根据权利要求1所述的方法，其中使用所述软掩模层(10)对所述硬掩模层(4)和所述半导体主体(11)进行刻蚀包括：
7.根据权利要求1所述的方法，其中所述填充材料包括扩散材料(81)和介电材料(82)，使用填充材料完全填充所述第三沟槽(53)包括使用扩散材料(81)和介电材料(82)完全填充所述第三沟槽(53)。
8.根据权利要求7所述的方法，其中使用扩散材料(81)和介电材料(82)完全填充所述第三沟槽(53)包括使用所述扩散材料(81)部分地填充所述第三沟槽(53)，并且在所述第三沟槽(53)中继续填充所述介电材料(82)，以封住所述扩散材料(81)。
9.根据权利要求7所述的方法，其中对所述介电材料(82)进行刻蚀以使所述介电材料(82)在所述第一沟槽(51)和第二沟槽(52)中形成的开口被扩大。
10.根据权利要求7所述的方法，其中使用氢氟酸从所述第一沟槽(51)和第二沟槽(52)中完全去除所述扩散材料(81)和所述介电材料(82)，且利用所述未掺杂的多晶硅(80)保护所述第一氧化物层(41)免受刻蚀。
11.根据权利要求1所述的方法，其中扩散材料(81)包括第二掺杂类型的掺杂物，所述方法还包括对所述扩散材料(81)进行热推进，以使所述扩散材料(81)中的第二掺杂类型的掺杂物扩散到所述外延层(3)中的靠近所述第三沟槽(53)的侧壁的区域中，从而形成第一掺杂区(83)。
12.根据权利要求1所述的方法，其中靠近所述第三沟槽(53)的侧壁在所述外延层(3)中形成具有所述第二掺杂类型的第一掺杂区(83)包括：
13.根据权利要求1所述的方法，其中在沉积未掺杂的多晶硅(80)之前，在所述第一沟槽(51)、所述第二沟槽(52)和所述第三沟槽(53)的侧壁上形成薄的氧化物层(40)，其中所述薄的氧化物层(40)的厚度为50-500a。
14.根据权利要求1所述的方法，其中当所述第一掺杂类型为p型时，所述扩散材料(81)包括pocl3玻璃和磷硅酸盐玻璃中的至少一种，并且掺杂物为磷元素；并且其中当所述第一掺杂类型为n型时，所述扩散材料(81)包括硼硅酸盐玻璃，并且掺杂物为硼元素。
15.根据权利要求1所述的方法，其中所述第一沟槽(51)中的所述沟槽氧化物层(44)和所述介电层(8)形成第一深沟槽隔离结构(511)，所述第二沟槽(52)中的所述沟槽氧化物层(44)和所述介电层(8)形成第二深沟槽隔离结构(521)，并且所述第三沟槽53中的所述沟槽氧化物层(44)和所述介电层(8)形成第三深沟槽隔离结构(531)。
16.一种用于制造半导体器件的方法，包括：
17.一种用于制造半导体器件的方法，包括：
18.根据权利要求17所述的方法，其中在沉积形成导电材料层(85)之前，还包括：
19.根据权利要求18所述的方法，其中在所述第一沟槽(51)、所述第二沟槽(52)...
【专利技术属性】
技术研发人员：王永，吴建刚，
申请(专利权)人：思瑞浦微电子科技苏州股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。