一种芯片上电复位模块、相应的芯片及电子设备制造技术

本发明专利技术公开了一种芯片上电复位模块、相应的芯片及电子设备。该芯片上电复位模块包括电源状态检测电路、放大整形电路、输出驱动电路以及动态响应增强电路；其中动态响应增强电路用于监测输出驱动电路上输出的上电复位信号，在上电复位信号为高电平时，锁定上电复位信号的状态。本发明专利技术提供的芯片上电复位模块能够在芯片暴露在高强度电磁环境下，通过动态响应增强电路和输出驱动电路实现快速正反馈通路，保证芯片的上电复位信号不发生异常复位，提高了电子设备的稳定性和可靠性。电子设备的稳定性和可靠性。电子设备的稳定性和可靠性。

【技术实现步骤摘要】
一种芯片上电复位模块、相应的芯片及电子设备


[0001]本专利技术涉及一种芯片上电复位模块，同时也涉及包括该芯片上电复位模块的集成电路芯片及电子设备，属于模拟集成电路


技术介绍

[0002]随着芯片集成度的不断提高，在混合信号系统以及芯片模组中，电源系统的可靠性变得越来越重要。芯片上电复位模块，作为芯片电源模块中最广泛存在的功能电路，其工作稳定性决定了整个电源系统是否能正常稳定地工作。由于芯片往往工作在较为复杂的电磁工作环境中，电子设备对芯片电源模块的可靠性要求极为严苛，因此设计一个稳定可靠的芯片上电复位模块，对于提升芯片的可靠性具有非常重要的意义。
[0003]在专利号为ZL 201110030641.8的中国专利技术专利中，公开了一种芯片上电复位电路及其方法。其中，由预充电模块、电荷充放电模块、波形整形模块和强迫响应模块构成芯片上电复位电路。预充电模块用来控制电荷充放电模块的充电电流的大小，电荷充放电电路将充电电流转换为充电电压后输出，通过波形整形模块进行放大和整形产生POR（上电复位）信号，强迫响应模块对POR信号进行全程监控，产生的输出信号对预充电模块进行锁定控制。由于该芯片上电复位电路在电源电压上升很缓慢的情况下，依然能够产生POR信号，当电源电压稳定之后，其自身功耗为零。但是，该芯片上电复位电路并无法保证在芯片工作于复杂电磁环境时，电源系统不发生异常复位的问题。
[0004]此外，在专利号为ZL 200710137120.6的中国专利技术专利中，公开了一种用于在上电时初始化数字集成电路的上电复位电路,包括：第一POR信号发生器；参考电压发生器；降压转换器电路；以及第二内部POR信号发生器电路。该第二内部POR信号发生器电路具有使能装置,也用于使用所述第一POR信号与所述降压转换器电路一起使能该第二内部POR信号发生器电路。熔丝装置允许用于可选择支持的外部电源电压的两个复位发生器的动态响应。

技术实现思路

[0005]本专利技术所要解决的首要技术问题在于提供一种芯片上电复位模块。该模块中采用动态响应增强电路，在芯片暴露在高强度电磁环境的情况下，可以保证芯片上电复位模块不发生异常复位。
[0006]本专利技术所要解决的另一技术问题在于提供一种包括上述芯片上电复位模块的集成电路芯片及相应的电子设备。
[0007]为了实现上述目的，本专利技术采用下述的技术方案：根据本专利技术实施例的第一方面，提供一种芯片上电复位模块，包括电源状态检测电路、信号放大整形电路、输出驱动电路以及动态响应增强电路；其中，所述电源状态检测电路用于对芯片电源进行检测，当电源电压状态发生翻转，产生与当前电源状态相对应的模拟信号；所述信号放大整形电路用于对所述电源状态检测电路输出的所述模拟信号进行
迟滞放大，然后将放大信号整形，输出数字信号；所述输出驱动电路用于对所述数字信号进行缓冲驱动输出，产生上电复位信号，以驱动负载；所述动态响应增强电路用于监测所述输出驱动电路上输出的上电复位信号，在所述上电复位信号为高电平时，锁定所述上电复位信号的状态；其中，所述动态响应增强电路包括第一锁定电路和第二锁定电路，所述第一锁定电路由PMOS管MP0和第一电容C1组成，所述第二锁定电路由NMOS管MN0和第二电容C2组成。
[0008]其中较优地，所述PMOS管MP0的源极与第一电容C1的一端相连接，所述PMOS管MP0的漏极作为所述动态响应增强电路的输出端，所述PMOS管MP0的栅极与所述输出驱动电路的第一级整形电路的输出端相连；所述第一电容C1的另一端与电源端VDD连接；所述NMOS管MN0的漏极与第二电容C2的一端相连接；所述NMOS管MN0的源极与接地端GND相连接，所述NMOS管MN0的栅极接收所述上电复位信号；所述第二电容C2的另一端与所述信号放大整形电路的输出端连接。
[0009]其中较优地，所述电源状态检测电路由电阻R0和电容C0串联组成；其中，所述电阻R0的另一端与电源端VDD连接，所述电容C0的另一端与接地端GND连接。
[0010]其中较优地，所述电源状态检测电路由第七PMOS管MP7和电容C0组成；第七PMOS管MP7的栅极与电容C0的一端相连并连接到接地端GND；第七PMOS管MP7的源极与电源端VDD相连接；第七PMOS管MP7的漏极与电容C0的另一端相连接。
[0011]其中较优地，所述第一电容C1的电容值大于所述电容C0的电容值。
[0012]其中较优地，所述信号放大整形电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4，第一电阻R1及第二电阻R2组成；其中，第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2的栅极与PMOS管MP0的漏极相连接；第二PMOS管MP2和第二NMOS管MN2的漏极与第二电容C2的一端以及第三PMOS管MP3、第三NMOS管MN3的栅极相连接，并作为所述信号放大整形电路的输出端；第三PMOS管MP3、第三NMOS管MN3的栅极与第四PMOS管MP4、第四NMOS管MN4的栅极相连接；第四PMOS管MP4、第四NMOS管MN4的漏极相连接并作为所述信号放大整形电的输出端。
[0013]其中较优地，第一PMOS管MP1的源极与电源端VDD相连接，第一PMOS管MP1的漏极与第二PMOS管MP2、第三PMOS管MP3的源极相连接；第一NMOS管MN1的漏极与第二NMOS管MN2、第三NMOS管MN3的源极相连接；第一NMOS管MN1的源极与接地端GND相连接；第三PMOS管MP3的漏极与第一电阻R1串联后与接地端GND相连接；第三NMOS管MN3的漏极与第二电阻R2串联后与电源端VDD相连接；第四PMOS管MP4的源极与电源端VDD相连接；第四NMOS管MN4的源极与接地端GND相连接。
[0014]其中较优地，所述输出驱动电路由两级整形电路组成，其中第一级整形电路由第五PMOS管MP5和第五NMOS管MN5组成，第二级整形电路由第六PMOS管MP6和第六NMOS管MN6组成；第五PMOS管MP5、第五NMOS管MN5的栅极与信号放大整形电路的输出端相连接；第五PMOS管MP5、第五NMOS管MN5的漏极与第六PMOS管MP6、第六NMOS管MN6的栅极相连接；第五PMOS管MP5、第六PMOS管MP6的源极与电源端VDD相连接；第五NMOS管MN5、第六NMOS管MN6的源极与接地端GND相连接；第六PMOS管MP6、第六NMOS管MN6的漏极相连接，并作为上电复位信号的
输出端。
[0015]根据本专利技术实施例的第二方面，提供一种集成电路芯片，包括上述的芯片上电复位模块。
[0016]根据本专利技术实施例的第三方面，提供一种电子设备，包括上述的芯片上电复位模块。
[0017]与现有技术相比较，本专利技术实施例提供的芯片上电复位模块能够在芯片暴露在高强度电磁环本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片上电复位模块，其特征在于包括电源状态检测电路、信号放大整形电路、输出驱动电路以及动态响应增强电路；其中，所述电源状态检测电路用于对芯片电源进行检测，当电源电压状态发生翻转，产生与当前电源状态相对应的模拟信号；所述信号放大整形电路用于对所述电源状态检测电路输出的所述模拟信号进行迟滞放大，然后将放大信号整形，输出数字信号；所述输出驱动电路用于对所述数字信号进行缓冲驱动输出，产生上电复位信号，以驱动负载；所述动态响应增强电路用于监测所述输出驱动电路上输出的上电复位信号，在所述上电复位信号为高电平时，锁定所述上电复位信号的状态；其中，所述动态响应增强电路包括第一锁定电路和第二锁定电路，所述第一锁定电路由PMOS管（MP0）和第一电容（C1）组成，所述第二锁定电路由NMOS管（MN0）和第二电容（C2）组成。2.如权利要求1所述的芯片上电复位模块，其特征在于：所述PMOS管（MP0）的源极与第一电容（C1）的一端相连接，所述PMOS管（MP0）的漏极作为所述动态响应增强电路的输出端，所述PMOS管（MP0）的栅极与所述输出驱动电路的第一级整形电路的输出端相连；所述第一电容（C1）的另一端与电源端（VDD）连接；所述NMOS管（MN0）的漏极与第二电容（C2）的一端相连接；所述NMOS管（MN0）的源极与接地端（GND）相连接，所述NMOS管（MN0）的栅极接收所述上电复位信号；所述第二电容（C2）的另一端与所述信号放大整形电路的输出端连接。3.如权利要求2所述的芯片上电复位模块，其特征在于：所述电源状态检测电路由电阻（R0）和电容（C0）串联组成；其中，所述电阻（R0）的另一端与电源端（VDD）连接，所述电容（C0）的另一端与接地端（GND）连接。4.如权利要求2所述的芯片上电复位模块，其特征在于：所述电源状态检测电路由第七PMOS管（MP7）和电容（C0）组成；第七PMOS管（MP7）的栅极与电容（C0）的一端相连并连接到接地端（GND）；第七PMOS管（MP7）的源极与电源端（VDD）相连接；第七PMOS管（MP7）的漏极与电容（C0）的另一端相连接。5.如权利要求3或4所述的芯片上电复位模块，其特征在于：所述第一电容（C1）的电容值大于所述电容（C0）的电容值。6.如权利要求1所述的芯片上电复位模块，其特征在于：所述信号放大整形电路由第一PMOS管（MP1）、第二PMOS管（MP2）、第三PMOS管（MP3）、第四PMOS管（MP4），第一NMOS管（MN1）、第二NMOS管（MN2）、第三NMOS管（M...

【专利技术属性】
技术研发人员：王永寿，梁胜宇，李松珂，
申请(专利权)人：唯捷创芯天津电子技术股份有限公司，
类型：发明
国别省市：