上电复位电路制造技术

本发明专利技术公开了一种上电复位电路，包括：电流镜电路和第一PMOS管。电流镜电路通过源极接地的第一NMOS管和源极通过第一电阻接地的第二NMOS管的栅漏电压差实现电流大小调节。第一NMOS管的栅极作为第一节点同时连接到第一PMOS管的栅极；第一PMOS管的源极连接到电源电压，漏极作为第二节点并连接第三电流路径；第一NMOS管的栅漏电压同时和第一PMOS管的栅源电压相加形成翻转电压，当电源电压大于翻转电压时使初始复位信号产生翻转。本发明专利技术能减少电阻和晶体管的数量，从而能最大限度节省面积和降低功耗。降低功耗。降低功耗。

【技术实现步骤摘要】
上电复位电路


[0001]本专利技术涉及一种半导体集成电路，特别是涉及一种上电复位(Power On Reset，POR)电路。

技术介绍

[0002]上电复位电路在系统上电时产生复位信号，用于数字系统复位和各种模块启动等。通常需要使用大量电阻来满足功耗要求，占用的版图面积不小。
[0003]如图1所示，是现有POR电路的示意图，电阻R101和R102对电源电压VDD分压并在节点NET100形成翻转电压(Vtrip)，翻转电压输入到NMOS管M101的栅极，NMOS管M101的漏极即节点NET101通过电阻R103接电源电压VDD，NMOS管M101的漏极还输出上电复位信号到反相器INV100的输入端，反相器INV100的输出端输出反相的复位信号RSTB。
[0004]由图1所示可知，现有电路的翻转电压由电阻R101和R102对电源电压VDD分压得到，在集成电路中，电阻会占用较大的芯片面积，同时还有具有较大的功耗。

技术实现思路

[0005]本专利技术所要解决的技术问题是提供一种上电复位电路，能节省面积、降低功耗。
[0006]为解决上述技术问题，本专利技术提供的上电复位电路包括：电流镜电路和第一PMOS管。
[0007]所述电流镜电路包括第一NMOS管、第二NMOS管、第一电阻、第一电流路径和第二电流路径。
[0008]所述第一NMOS管的栅极和漏极以及所述第二NMOS管的栅极都连接在第一节点。
[0009]所述第一NMOS管的源极接地，所述第一节点的电压为所述第一NMOS管的栅源电压。
[0010]所述第二NMOS管的源极连接所述第一电阻的第一端以及所述第一电阻的第二端接地。
[0011]所述第一电流路径连接在所述电源电压和所述第一节点之间；所述第二电流路径连接在所述电源电压和所述第二NMOS管的漏极之间。
[0012]所述第一电流路径和所述第二电流路径互为镜像，所述第二电流路径的电流大小由所述第一节点的电压和所述第二NMOS管的栅源电压的差除以所述第一电阻。
[0013]所述第一PMOS管的栅极连接所述第一节点，所述第一PMOS管的源极连接到电源电压。
[0014]所述第一PMOS管的漏极作为第二节点并连接第三电流路径，所述第一PMOS管的导通电流大于所述第三电流路径的导通电流。
[0015]由所述第一节点的电压和所述第一PMOS管的栅源电压的和形成翻转电压，当所述电源电压小于所述翻转电压时，所述第一PMOS管截止，所述第三电流路径导通并使所述第二节点接地。
[0016]当所述电源电压大于等于所述翻转电压时，所述第一PMOS管导通，所述第一PMOS管的导通电流大于所述第三电流路径的导通电流使得所述第二节点的电压升高到所述电源电压，所述第二节点的电压作为初始复位信号。
[0017]进一步的改进是，还包括互相串联的第一反相器和第二反相器。
[0018]所述初始复位信号连接到所述第一反相器的输入端，所述第一反相器的输出端连接到所述第二反相器的输入端，所述第二反相器的输出端输出复位信号，所述第一反相器和所述第二反相器实现对所述初始复位信号整形并形成所述复位信号。
[0019]进一步的改进是，所述第一电流路径由第二PMOS管组成，所述第二PMOS管的源极连接所述电源电压，所述第二PMOS管的栅极作为所述第一电流路径的偏置端且和所述第二电流路径的偏置端连接。
[0020]所述第二PMOS管的漏极连接所述第一节点。
[0021]进一步的改进是，所述第二电流路径由第三PMOS管组成，所述第三PMOS管的源极连接所述电源电压，所述第三PMOS管的栅极作为所述第二电流路径的偏置端且和所述第一电流路径的偏置端连接。
[0022]所述第三PMOS管的漏极和栅极都连接到所述第二NMOS管的漏极。
[0023]进一步的改进是，所述第三电流路径由第三NMOS管组成，所述第三NMOS管的源极接地。
[0024]所述第三NMOS管的栅极连接所述第一节点。
[0025]所述第三NMOS管的漏极连接所述第二节点。
[0026]进一步的改进是，所述第一反相器采用CMOS反相器，所述第一反相器包括第四NMOS管和第四PMOS管。
[0027]所述第四NMOS管的源极接地，所述第四PMOS管的源极连接所述电源电压。
[0028]所述第四NMOS管的栅极和所述第四PMOS管的栅极连接在一起并作为所述第一反相器的输入端。
[0029]所述第四NMOS管的漏极和所述第四PMOS管的漏极连接在一起并作为所述第一反相器的输出端。
[0030]进一步的改进是，所述第二反相器采用CMOS反相器，所述第二反相器包括第五NMOS管和第五PMOS管。
[0031]所述第五NMOS管的源极接地，所述第五PMOS管的源极连接所述电源电压。
[0032]所述第五NMOS管的栅极和所述第五PMOS管的栅极连接在一起并作为所述第二反相器的输入端。
[0033]所述第五NMOS管的漏极和所述第五PMOS管的漏极连接在一起并作为所述第二反相器的输出端。
[0034]进一步的改进是，所述第五PMOS管的源极和所述电源电压之间还连接有第四电流路径，所述第四电流路径和所述第一电流路径互为镜像。
[0035]进一步的改进是，所述第四电流路径由第六PMOS管组成，所述第六PMOS管的源极连接所述电源电压，所述第六PMOS管的栅极作为所述第四电流路径的偏置端且和所述第二电流路径的偏置端连接。
[0036]所述第六PMOS管的漏极连接所述第五PMOS管的源极。
[0037]进一步的改进是，所述第一NMOS管由一个NMOS管组成或由多个NMOS管并联形成。
[0038]进一步的改进是，通过调节所述第一NMOS管的宽长比或个数调节所述翻转电压。
[0039]进一步的改进是，所述第一PMOS管由一个PMOS管组成或由多个PMOS管并联形成。
[0040]进一步的改进是，通过调节所述第一PMOS管的宽长比或个数调节所述翻转电压。
[0041]进一步的改进是，所述电源电压为数V。
[0042]进一步的改进是，所述第一电阻的大小为数百kΩ。
[0043]本专利技术并不需要采用多个电阻的分压来实现复位信号的翻转，而是采用第一NMOS管和第一PMOS管的栅源电压的和作为翻转电压，第一NMOS管同时作为电流镜电路的组成部分，所以本专利技术能减少电阻和晶体管的数量，从而能最大限度节省面积和降低功耗。
附图说明
[0044]下面结合附图和具体实施方式对本专利技术作进一步详细的说明：
[0045]图1是现有上电复位电路图；
[0046]图2是本专利技术实施例上电复位电路图；
[0047]图3A是本专利技术实施例上电复位电路的上电时电流镜电路的电流仿真图；
[0048]图3B是本专利技术实施例上电复位电路的上电时复位本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种上电复位电路，其特征在于，包括：电流镜电路和第一PMOS管；所述电流镜电路包括第一NMOS管、第二NMOS管、第一电阻、第一电流路径和第二电流路径；所述第一NMOS管的栅极和漏极以及所述第二NMOS管的栅极都连接在第一节点；所述第一NMOS管的源极接地，所述第一节点的电压为所述第一NMOS管的栅源电压；所述第二NMOS管的源极连接所述第一电阻的第一端以及所述第一电阻的第二端接地；所述第一电流路径连接在所述电源电压和所述第一节点之间；所述第二电流路径连接在所述电源电压和所述第二NMOS管的漏极之间；所述第一电流路径和所述第二电流路径互为镜像，所述第二电流路径的电流大小由所述第一节点的电压和所述第二NMOS管的栅源电压的差除以所述第一电阻；所述第一PMOS管的栅极连接所述第一节点，所述第一PMOS管的源极连接到电源电压；所述第一PMOS管的漏极作为第二节点并连接第三电流路径，所述第一PMOS管的导通电流大于所述第三电流路径的导通电流；由所述第一节点的电压和所述第一PMOS管的栅源电压的和形成翻转电压，当所述电源电压小于所述翻转电压时，所述第一PMOS管截止，所述第三电流路径导通并使所述第二节点接地；当所述电源电压大于等于所述翻转电压时，所述第一PMOS管导通，所述第一PMOS管的导通电流大于所述第三电流路径的导通电流使得所述第二节点的电压升高到所述电源电压，所述第二节点的电压作为初始复位信号。2.如权利要求1所述的上电复位电路，其特征在于，还包括互相串联的第一反相器和第二反相器；所述初始复位信号连接到所述第一反相器的输入端，所述第一反相器的输出端连接到所述第二反相器的输入端，所述第二反相器的输出端输出复位信号，所述第一反相器和所述第二反相器实现对所述初始复位信号整形并形成所述复位信号。3.如权利要求1所述的上电复位电路，其特征在于：所述第一电流路径由第二PMOS管组成，所述第二PMOS管的源极连接所述电源电压，所述第二PMOS管的栅极作为所述第一电流路径的偏置端且和所述第二电流路径的偏置端连接；所述第二PMOS管的漏极连接所述第一节点。4.如权利要求3所述的上电复位电路，其特征在于：所述第二电流路径由第三PMOS管组成，所述第三PMOS管的源极连接所述电源电压，所述第三PMOS管的栅极作为所述第二电流路径的偏置端且和所述第一电流路径的偏置端连接；所述第三PMOS管的漏极和栅极都连接到所述第二NMOS...

【专利技术属性】
技术研发人员：邵博闻，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：