自唤醒电路及电子设备制造技术

一种自唤醒电路及电子设备，所述自唤醒电路包括：偏置单元、自唤醒单元、输出单元，其中：所述偏置单元，其输出端与所述自唤醒单元的输入端耦接，适于生成偏置电压并输出至所述自唤醒单元；所述自唤醒单元，其第一输出端与所述输出单元的第一输入端耦接，输出第一自唤醒信号；其第二输出端与所述输出单元的第二输入端耦接，输出第二自唤醒信号；所述第一自唤醒信号与所述第二自唤醒信号互补；所述输出单元，适于根据所述第一自唤醒信号以及所述第二自唤醒信号，输出唤醒信号。上述方案，能够实现电子设备连续的自唤醒。子设备连续的自唤醒。子设备连续的自唤醒。

【技术实现步骤摘要】
自唤醒电路及电子设备


[0001]本专利技术涉及电路
，尤其涉及一种自唤醒电路及电子设备。

技术介绍

[0002]在物联网
，极低的功耗可以有效延长电子设备的使用时间，进而提高电子设备的产品竞争力。
[0003]为降低电子设备的功耗，通常通过控制电子设备在较长时间内处于休眠状态来实现。在使用电子设备时，将电子设备唤醒。
[0004]然而，现有技术中，多数采用定时器溢出方式实现自唤醒，需要时钟电路的支持。然而，依赖内/外部的时钟电路才能触发类似中断等情况下，实现连续的自唤醒，无法满足极低功耗的应用场景。

技术实现思路

[0005]本专利技术实施例解决的是无时钟电路的情况下，难以实现电子设备连续的自唤醒的技术问题。
[0006]为解决上述技术问题，本专利技术实施例提供一种自唤醒电路，包括：偏置单元、自唤醒单元、输出单元，其中：所述偏置单元，其输出端与所述自唤醒单元的输入端耦接，适于生成偏置电压并输出至所述自唤醒单元；所述自唤醒单元，其第一输出端与所述输出单元的第一输入端耦接，输出第一自唤醒信号；其第二输出端与所述输出单元的第二输入端耦接，输出第二自唤醒信号；所述第一自唤醒信号与所述第二自唤醒信号互补；所述输出单元，适于根据所述第一自唤醒信号以及所述第二自唤醒信号，输出唤醒信号。
[0007]可选的，所述偏置单元，包括：第一阻抗单元、二极管、功率管、第一电容、放大管，其中：所述第一阻抗单元，其第一端输入电源电压，其第二端与所述功率管的控制端、放大管的第一端耦接；所述功率管，其控制端输入所述电源电压，其第二端与所述放大管的第一端耦接；所述放大管，其控制端与所述偏置单元的输出端耦接，其第二端与所述二极管的第一端耦接；所述二极管，其第二端与所述偏置单元的接地端耦接；所述第一电容，其第一端与所述偏置单元的输出端耦接，其第二端与所述偏置单元的接地端耦接。
[0008]可选的，所述第一阻抗单元包括：第一PMOS管以及第二PMOS管，其中：所述第一PMOS管，其源极与所述第一阻抗单元的第一端耦接，其栅极与其漏极耦接，其漏极与所述第二PMOS管的栅极以及所述第二PMOS管的漏极耦接；所述第二PMOS管，其源极与所述第一阻抗单元的第二端耦接。
[0009]可选的，所述功率管包括第一NMOS管，所述放大管包括第二NMOS管，所述二极管包括第三PMOS管，所述电容包括第三NMOS管，其中：所述第一NMOS管，其漏极为所述功率管的第一端，其栅极为所述功率管的控制端，其源极为所述功率管的第二端；所述第二NMOS管，其漏极为所述放大管的第一端，其栅极为所述放大管的控制端，其源极为所述放大管的第二端；所述第三PMOS管，其源极为所述二极管的第一端；其栅极与其漏极耦接，为所述二极
管的第二端；所述第三NMOS管，其栅极为所述第一电容的第一端；其源极与其漏极耦接，为所述第一电容的第二端。
[0010]可选的，所述自唤醒单元，包括三级反相模块、第二阻抗单元以及第二电容，其中：第一反相模块，其电源端与所述自唤醒单元的输入端耦接，其输入端与所述第二电容的第一端耦接，其输出端与所述第二反相模块的输入端耦接；所述第二反相模块，其电源端与所述自唤醒单元的输入端耦接，其输出端与所述第三反相模块的输入端耦接；所述第三反相模块，其电源端与所述自唤醒单元的输入端耦接，其输入端与所述自唤醒单元的第一输出端耦接，其输出端与所述自唤醒单元的第二输出端耦接；所述第二阻抗单元，其第一端与所述第一反相模块的输入端耦接，其第二端与所述第一反相模块的输出端耦接；所述第二电容，其第二端与所述第二反相模块的输出端耦接。
[0011]可选的，所述第二阻抗单元包括第四PMOS管以及第五PMOS管，其中：所述第四PMOS管，其源极与所述第二阻抗单元的第一端耦接，其栅极与其漏极耦接，其漏极与所述第五PMOS管的栅极以及所述第五PMOS管的漏极耦接；所述第五PMOS管，其源极与所述第二阻抗单元的第二端耦接。
[0012]可选的，所述第二电容为MOS电容，包括第六PMOS管以及第七PMOS管，其中：所述第六PMOS管，其源极与其漏极耦接，且与所述第二电容的第一端耦接；其栅极与第七PMOS管的漏极耦接，其漏极与所述第七PMOS管的栅极耦接；所述第七PMOS管，其源极与其漏极耦接，且其源极与所述第二电容的第二端耦接。
[0013]可选的，所述第一反相模块包括第八PMOS管以及第四NMOS管，所述第二反相模块包括第九PMOS管以及第五NMOS管，所述第三反相模块包括第十PMOS管以及第六NMOS管，其中：所述第八PMOS管，其源极与所述第一反相模块的电源端耦接，其栅极与所述第一反相模块的输入端耦接，其漏极与所述第一反相模块的输出端耦接；所述第四NMOS管，其栅极与所述第八PMOS管的栅极耦接，其漏极与所述第八PMOS管的漏极耦接，其源极接地；所述第九PMOS管，其源极与所述第二反相模块的电源端耦接，其栅极与所述第二反相模块的输入端耦接，其漏极与所述第二反相模块的输出端耦接；所述第五NMOS管，其栅极与所述第九PMOS管的栅极耦接，其漏极与所述第九PMOS管的漏极耦接，其源极接地；所述第十PMOS管，其源极与所述第三反相模块的电源端耦接，其栅极与所述第三反相模块的输入端耦接，其漏极与所述第三反相模块的输出端耦接；所述第六NMOS管，其栅极与所述第十PMOS管的栅极耦接，其漏极与所述第十PMOS管的漏极耦接，其源极接地。
[0014]可选的，所述输出单元，包括电平移位模块以及第四反相模块，其中：所述电平移位模块，其第一输入端与所述自唤醒单元的第一输出端耦接，其第二输入端与所述自唤醒单元的第二输出端耦接，其输出端与所述第四反相模块的输入端耦接；所述第四反相模块，其输出端与所述输出单元的输出端耦接。
[0015]可选的，所述电平移位模块，包括：第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第七NMOS管以及第八NMOS管，其中：所述第十一PMOS管，其源极与所述电平移位模块的电源端耦接，其栅极与所述第十四PMOS管的漏极耦接，其漏极与所述第十三PMOS管的源极耦接；所述第十二PMOS管，其源极与所述电平移位模块的电源端耦接，其栅极与所述第十三PMOS管的漏极耦接，其漏极与所述第十四PMOS管的源极耦接；所述第十三PMOS管，其栅极与所述电平移位模块的第一输入端耦接，其漏极与所述第七NMOS管的漏极
耦接；所述第十四PMOS管，其栅极与所述电平移位模块的第二输入端耦接，其漏极与所述电平移位模块的输出端耦接；所述第七NMOS管，其栅极与所述第十三PMOS管的栅极耦接，其漏极与所述第十三PMOS管的漏极耦接，其源极与所述电平移位模块的接地端耦接；所述第八NMOS管，其栅极与所述第十四PMOS管的栅极耦接，其漏极与所述第十四PMOS管的漏极耦接，其源极与所述电平移位模块的接地端耦接。
[0016]可选的，所述第四反相模块，包括第十五PMOS管以及第九NMOS管，其中：所述第十五PMOS管，其源极与所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自唤醒电路，其特征在于，包括：偏置单元、自唤醒单元、输出单元，其中：所述偏置单元，其输出端与所述自唤醒单元的输入端耦接，适于生成偏置电压并输出至所述自唤醒单元；所述自唤醒单元，其第一输出端与所述输出单元的第一输入端耦接，输出第一自唤醒信号；其第二输出端与所述输出单元的第二输入端耦接，输出第二自唤醒信号；所述第一自唤醒信号与所述第二自唤醒信号互补；所述输出单元，适于根据所述第一自唤醒信号以及所述第二自唤醒信号，输出唤醒信号。2.如权利要求1所述的自唤醒电路，其特征在于，所述偏置单元，包括：第一阻抗单元、二极管、功率管、第一电容、放大管，其中：所述第一阻抗单元，其第一端输入电源电压，其第二端与所述功率管的控制端、放大管的第一端耦接；所述功率管，其控制端输入所述电源电压，其第二端与所述放大管的第一端耦接；所述放大管，其控制端与所述偏置单元的输出端耦接，其第二端与所述二极管的第一端耦接；所述二极管，其第二端与所述偏置单元的接地端耦接；所述第一电容，其第一端与所述偏置单元的输出端耦接，其第二端与所述偏置单元的接地端耦接。3.如权利要求2所述的自唤醒电路，其特征在于，所述第一阻抗单元包括：第一PMOS管以及第二PMOS管，其中：所述第一PMOS管，其源极与所述第一阻抗单元的第一端耦接，其栅极与其漏极耦接，其漏极与所述第二PMOS管的栅极以及所述第二PMOS管的漏极耦接；所述第二PMOS管，其源极与所述第一阻抗单元的第二端耦接。4.如权利要求2所述的自唤醒电路，其特征在于，所述功率管包括第一NMOS管，所述放大管包括第二NMOS管，所述二极管包括第三PMOS管，所述电容包括第三NMOS管，其中：所述第一NMOS管，其漏极为所述功率管的第一端，其栅极为所述功率管的控制端，其源极为所述功率管的第二端；所述第二NMOS管，其漏极为所述放大管的第一端，其栅极为所述放大管的控制端，其源极为所述放大管的第二端；所述第三PMOS管，其源极为所述二极管的第一端；其栅极与其漏极耦接，为所述二极管的第二端；所述第三NMOS管，其栅极为所述第一电容的第一端；其源极与其漏极耦接，为所述第一电容的第二端。5.如权利要求1所述的自唤醒电路，其特征在于，所述自唤醒单元，包括第一反相模块、第二反相模块、第三反相模块、第二阻抗单元以及第二电容，其中：第一反相模块，其电源端与所述自唤醒单元的输入端耦接，其输入端与所述第二电容的第一端耦接，其输出端与所述第二反相模块的输入端耦接；所述第二反相模块，其电源端与所述自唤醒单元的输入端耦接，其输出端与所述第三反相模块的输入端耦接；
所述第三反相模块，其电源端与所述自唤醒单元的输入端耦接，其输入端与所述自唤醒单元的第一输出端耦接，其输出端与所述自唤醒单元的第二输出端耦接；所述第二阻抗单元，其第一端与所述第一反相模块的输入端耦接，其第二端与所述第一反相模块的输出端耦接；所述第二电容，其第二端与所述第二反相模块的输出端耦接。6.如权利要求5所述的自唤醒电路，其特征在于，所述第二阻抗单元包括第四PMOS管以及第五PMOS管，其中：所述第四PMOS管，其源极与所述第二阻抗单元的第一端耦接，其栅极与其漏极耦接，其漏极与所述第五PMOS管的栅极以及所述第五PMOS管的漏极耦接；所述第五PMOS管，其源极与所述第二阻抗单元的第二端耦接。7.如权利要求5所述的自唤醒电路，其特征在于，所述第二电容为MOS电容，包括第六PMOS管以及第七PMOS管，其中：...

【专利技术属性】
技术研发人员：雷宇超，吕洁洁，陈光胜，
申请(专利权)人：上海东软载波微电子有限公司，
类型：发明
国别省市：