本发明专利技术公开了一种用于保护芯片低压器件的上下电复位方法及装置，其中方法包括步骤：目标芯片上电时，通过上电复位电路生成第一复位信号，并通过下电复位电路生成第二复位信号，若第一复位信号电压小于第二复位信号电压，则输出第一复位信号，否则输出第二复位信号；通过振荡器对输出的复位信号进行计时，计时至第一预设时延时，启动目标芯片中的低压器件；计时至第二预设时延时，启动目标芯片中的内部集成电路对目标芯片进行初始化；初始化完成后，内部集成电路生成指示信号，并通过预复位电路发送至低压器件的供电模块，从而启动供电模块对低压器件进行低压供电。本发明专利技术能在多电源域应用中很好地解决内部低压器件在上下电过程中的过压问题。电过程中的过压问题。电过程中的过压问题。
【技术实现步骤摘要】
一种用于保护芯片低压器件的上下电复位方法及装置
[0001]本专利技术涉及集成电路
，尤其涉及一种用于保护芯片低压器件的上下电复位方法及装置。
技术介绍
[0002]目前，许多集成电路都包含上电复位电路(POR，Power
‑
on
‑
Reset)，其作用是保证集成电路上电后模拟和数字模块初始化至预设状态。
[0003]例如，专利公开号为CN103427812A的专利技术专利公开了一种上电复位电路及其方法，该上电复位电路设置在电路系统中，对电路系统进行上电复位操作，所述上电复位电路包括：分压网络电路(I1)和与其连接的复位信号POR产生电路(I2)。复位方法包括如下步骤：(1).分压网络电路对外部供电电压Vdd1进行分压；(2).复位信号POR产生电路(I2)产生带温度补偿的复位信号；(3).电路系统接受复位信号进行上电复位，并发出复位放开信号关闭上电复位电路。该专利技术提供的上电复位电路及其方法，一定程度上能抵抗电源电压干扰抖动，带温度补偿功能使复位电路受温度影响较小，复位完成后该上电复位电路自行关断实现静态功耗为零。
[0004]又例如，专利公开号为CN106357249A的专利技术专利公开了一种上电复位电路及集成电路，该上电复位电路包括：第一上电模块，输出第一上电信号；第一保持模块，连接到第一上电模块的输出端，输入第一上电信号，输出第一复位信号；第二上电模块，连接到第一保持模块的输出端，输入第一复位信号，输出第二上电信号；第二保持模块，连接到第二上电模块的输出端，输入第二上电信号，输出第二复位信号。该专利技术通过改进上电复位电路的结构，使得上电复位电路在慢上电和快上电情况下均能产生可靠的复位信号，实现对集成电路系统的上电复位。
[0005]然而，常规的上电复位电路，通过电源电压与基准电压的比较产生复位电平，由于上电时间快慢的不确定性，复位电平往往不那么确定。另外，如果芯片工作在高压域，而芯片内部使用了低压器件，通常上电或者下电过程中会出现低压器件过压的情况。
技术实现思路
[0006]为了解决上述问题，本专利技术提出一种用于保护芯片低压器件的上下电复位方法及装置，能在多电源域应用中很好地解决内部低压器件在上下电过程中的过压问题。
[0007]本专利技术采用的技术方案如下：
[0008]一种用于保护芯片低压器件的上下电复位方法，包括以下步骤：
[0009]S1.目标芯片上电时，通过上电复位电路生成第一复位信号，并通过下电复位电路生成第二复位信号，若所述第一复位信号电压小于所述第二复位信号电压，则输出所述第一复位信号，否则输出所述第二复位信号；
[0010]S2.通过振荡器对步骤S1输出的所述第一复位信号或所述第二复位信号进行计时，计时至第一预设时延时，启动目标芯片中的低压器件；
[0011]S3.所述振荡器计时至第二预设时延时，启动目标芯片中的内部集成电路，对目标芯片进行初始化；
[0012]S4.所述初始化完成后，所述内部集成电路生成指示信号，并通过预复位电路发送至所述低压器件的供电模块，从而启动所述供电模块对所述低压器件进行低压供电。
[0013]进一步地，所述预复位电路包括第一反相器、第二反相器和下拉电阻，所述第一反相器的信号输入端电连接所述内部集成电路，所述第一反相器的信号输出端电连接所述下拉电阻的第一端和所述第二反相器的信号输入端，所述下拉电阻的第二端接地，所述第二反相器的信号输出端电连接所述低压器件。
[0014]进一步地，所述下电复位电路包括MOS管、第一电阻和第三反相器，所述MOS管的栅极和漏极电连接所述第一电阻的第一端和所述第三反相器的信号输入端，所述第一电阻的第二端连接电源，所述第三反相器的信号输出端电连接所述上电复位电路、所述低压器件和所述内部集成电路。
[0015]进一步地，所述低压器件包括低压差线性稳压器。
[0016]进一步地，所述振荡器被配置为在所述初始化完成后自动关闭。
[0017]一种用于保护芯片低压器件的上下电复位装置，包括上电复位电路、下电复位电路、预复位电路和振荡器，所述上电复位电路和所述下电复位电路的信号输出端电连接所述振荡器、目标芯片中的低压器件和内部集成电路，所述预复位电路的信号输入端电连接所述内部集成电路，所述预复位电路的信号输出端电连接所述低压器件的供电模块。
[0018]进一步地，所述预复位电路包括第一反相器、第二反相器和下拉电阻，所述第一反相器的信号输入端电连接所述内部集成电路，所述第一反相器的信号输出端电连接所述下拉电阻的第一端和所述第二反相器的信号输入端，所述下拉电阻的第二端接地，所述第二反相器的信号输出端电连接所述低压器件。
[0019]进一步地，所述下电复位电路包括MOS管、第一电阻和第三反相器，所述MOS管的栅极和漏极电连接所述第一电阻的第一端和所述第三反相器的信号输入端，所述第一电阻的第二端连接电源，所述第三反相器的信号输出端电连接所述上电复位电路、所述低压器件和所述内部集成电路。
[0020]进一步地，所述低压器件包括低压差线性稳压器。
[0021]进一步地，所述振荡器被配置为在所述初始化完成后自动关闭。
[0022]本专利技术的有益效果在于：
[0023](1)各个模块上电时间可根据实际应用选择，即第一预设时延时和第二预设时延时；
[0024](2)增加了下电复位电路，可防止芯片从非0电平上电时常规上电复位电路不能正常工作；
[0025](3)增加了预复位电路，可保证各个电源域之间的衔接控制，在不管哪个电源先后上电顺序条件下，都能正常工作。该功能可以扩展到更多电源域工作，采用相同的方式预复位处理即可。
[0026]综上所述，本专利技术能严格控制每个模块的工作或关断时间，同时在不同电源域下，通过下拉电阻进行预复位，能确保不同电源上电先后顺序都可以进行很好的保护内部低压器件。另外，现有的上电复位电路必须在很低的电压开始上电才能产生复位信号，本专利技术增
加下电复位模块，芯片从非零电源开始上电时，也能更顺利地进行上电复位工作。
附图说明
[0027]图1是本专利技术实施例的上下电时序框图。
[0028]图2是本专利技术实施例的上下电时序框图。
[0029]图3是本专利技术实施例的下电复位电路原理图。
具体实施方式
[0030]为了对本专利技术的技术特征、目的和效果有更加清楚的理解，现说明本专利技术的具体实施方式。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术，即所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0031]实施例1
[0032]本实施例提供了一种用于保护芯片低压器件的上下电复位方法，如图1和图2所示，包括以下步骤：
[0033]S1.目标芯片上电时，通过上电复位电路(P本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于保护芯片低压器件的上下电复位方法，其特征在于，包括以下步骤：S1.目标芯片上电时，通过上电复位电路生成第一复位信号，并通过下电复位电路生成第二复位信号，若所述第一复位信号电压小于所述第二复位信号电压，则输出所述第一复位信号，否则输出所述第二复位信号；S2.通过振荡器对步骤S1输出的所述第一复位信号或所述第二复位信号进行计时，计时至第一预设时延时，启动目标芯片中的低压器件；S3.所述振荡器计时至第二预设时延时，启动目标芯片中的内部集成电路，对目标芯片进行初始化；S4.所述初始化完成后，所述内部集成电路生成指示信号，并通过预复位电路发送至所述低压器件的供电模块，从而启动所述供电模块对所述低压器件进行低压供电。2.根据权利要求1所述的用于保护芯片低压器件的上下电复位方法，其特征在于，所述预复位电路包括第一反相器、第二反相器和下拉电阻，所述第一反相器的信号输入端电连接所述内部集成电路，所述第一反相器的信号输出端电连接所述下拉电阻的第一端和所述第二反相器的信号输入端，所述下拉电阻的第二端接地，所述第二反相器的信号输出端电连接所述低压器件。3.根据权利要求1所述的用于保护芯片低压器件的上下电复位方法，其特征在于，所述下电复位电路包括MOS管、第一电阻和第三反相器，所述MOS管的栅极和漏极电连接所述第一电阻的第一端和所述第三反相器的信号输入端，所述第一电阻的第二端连接电源，所述第三反相器的信号输出端电连接所述上电复位电路、所述低压器件和所述内部集成电路。4.根据权利要求1
‑
3任一项所述的用于保护芯片低压器件的上下电复位方法，其特征在于，所述低压器件包括低压差线性稳压器。5.根据权利要求1
‑
3...
【专利技术属性】
技术研发人员：李蓝，
申请(专利权)人：成都电科星拓科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。