半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：基底，基底内形成有相邻的阱区和漂移区；栅极结构，位于阱区和漂移区交界处的基底上；源区，位于栅极结构一侧的阱区内；体区，位于阱区内，且体区位于源区远离栅极结构的一侧；漏区，位于栅极结构另一侧的漂移区内；第一接触孔插塞，位于基底上，且与体区、源区或者栅极结构电连接；第一金属层，位于第一接触孔插塞上且与第一接触孔插塞电连接，第一金属层向漏区方向延伸。增加了加载电位的导体面积，因此，使第一金属层与漂移区之间的电场线分布均匀，使得漂移区中的电场强度峰值数量增加，且产生电场强度峰值的位置在漂移区中分布较均匀，半导体结构不易发生击穿，提高了半导体结构的电源击穿电压。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在功率集成电路的发展中，为了将功率开关以及控制电路整合在一起，用于制作单片集成电路的横向二次扩散金属氧化物半导体(lateraldoublediffusionMOS，LDMOS)制程，为一主流趋势。LDMOS制程是于半导体基板的表面进行平面扩散(planardiffusion)以便形成横向的主要电流路径，由于LDMOS是以典型的IC制程所制造，因此控制电路与LDMOS可以整合在一个单片电源IC上，LDMOS制程采用表面电场缩减(reducedsurfaceelectricfield，RESURE)技术与低厚度外延(BPI)或N型阱区(N-well)，可以达到高电压与低导通阻抗的目标。LDMOS器件为近似于传统FET器件的一种场效应晶体管器件(FET)，包括在半导体衬底中形成被沟道区域所分隔开来的源/漏极区域，并且在沟道区域上方形成栅电极，然而，LDMOS器件与传统FET器件不同的是传统的FET器件中源/漏极区域分别位于栅电极两侧，本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n基底，所述基底内形成有相邻的阱区和漂移区；/n栅极结构，位于所述阱区和漂移区交界处的基底上；/n源区，位于所述栅极结构一侧的阱区内；/n体区，位于所述阱区内，且所述体区位于所述源区远离所述栅极结构的一侧；/n漏区，位于所述栅极结构另一侧的漂移区内；/n第一接触孔插塞，位于所述基底上，且与所述体区、源区或者栅极结构电连接；/n第一金属层，位于所述第一接触孔插塞上且与所述第一接触孔插塞电连接，所述第一金属层向所述漏区方向延伸。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
基底，所述基底内形成有相邻的阱区和漂移区；
栅极结构，位于所述阱区和漂移区交界处的基底上；
源区，位于所述栅极结构一侧的阱区内；
体区，位于所述阱区内，且所述体区位于所述源区远离所述栅极结构的一侧；
漏区，位于所述栅极结构另一侧的漂移区内；
第一接触孔插塞，位于所述基底上，且与所述体区、源区或者栅极结构电连接；
第一金属层，位于所述第一接触孔插塞上且与所述第一接触孔插塞电连接，所述第一金属层向所述漏区方向延伸。


2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第一通孔互连结构，位于所述第一金属层上且与所述第一金属层电连接；第二金属层，位于所述第一通孔互连结构上且与所述第一通孔互连结构电连接，所述第二金属层在所述基底上的投影覆盖所述第一金属层在所述基底上的投影。


3.如权利要求2所述的半导体结构，其特征在于，所述第一通孔互连结构与所述第二金属层为一体结构。


4.如权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括：层间介质层，位于所述基底上；所述第一接触孔插塞位于所述层间介质层内；
第一金属层间介质层，位于所述层间介质层上；所述第一金属层位于所述第一金属层间介质层中；
第二金属层间介质层，位于所述第一金属层间介质层上，所述第一通孔互连结构和第二金属层位于所述第二金属层间介质层中。


5.如权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：第二接触孔插塞，所述第二接触孔插塞与所述体区、源区和漏区中未与所述第一接触孔插塞连接的区域电连接；
第一金属互连结构，位于所述第二接触孔插塞上且与所述第二接触孔插塞电连接，所述第一金属互连结构和第一金属层为同层金属；
第二通孔互连结构，位于所述第一金属互连结构上且与所述第一金属互连结构电连接，所述第二通孔互连结构和第一通孔互连结构为同层金属；
第三金属层，位于所述第二通孔互连结构上且与所述第二通孔互连结构电连接，所述第三金属层和第二金属层为同层金属。


6.如权利要求1所述的半导体结构，其特征在于，在垂直于所述栅极结构侧壁的方向上，所述第一金属层延伸出所述栅极结构的长度为0微米至10微米。


7.如权利要求2所述的半导体结构，其特征在于，在垂直于所述栅极结构侧壁的方向上，所述第一金属层延伸出所述栅极结构的长度为0微米至10微米；
在垂直于所述栅极结构侧壁的方向上，所述第二金属层延伸出所述栅极结构的长度为5微米至15微米。


8.如权利要求2所述的半导体结构，其特征在于，所述第一金属层和第二金属层的材料为Cu、Al或W。


9.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：隔离结构，位于所述漂移区中，且所述隔离结构一端与所述漏区接触，另一端位于所述栅极结构的下方；
反型掺杂区，所述反型掺杂区位于所述漂移区中，且位于所述隔离结构的下方，所述反型掺杂区中掺杂的离子与所述漂移区中掺杂的离子类型不同。


10.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底内形成有相邻接的阱区和漂移区；
在所述阱区和漂移区交界处的基底上形成栅极结构；
在所述栅极结构一侧的所述阱区内形成源区和体区，所述体区位于所述源区远离所述栅极结构的一侧；
在所述栅极结构另一侧的所述漂移区内形成漏区；
在所述体区、源区或者栅极结构上形成第一接触孔插塞；
在所述第一接触孔插塞上形成与所述第一接触孔插塞电连接的第一金属层，所述第一金属层向所述漏区方向延伸。


11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述基底后，形成所述第一接触孔插塞之前，在所述基底上形成层间介质层；
形成第一接触孔插塞的步骤包括：
刻蚀所述层间介质层，形成露出所述体区、源区或者栅极结构的第一通孔；在所述第一通孔中填充导电材料，形成第一接...

【专利技术属性】
技术研发人员：郑大燮，李茂，陈德艳，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31