碳化硅半导体装置制造方法及图纸

以将栅极电极(8)的一部分热氧化而形成的热氧化膜(10a)作为第1层间绝缘膜而进行栅极电极(8)与源极电极(12)的绝缘。通过将栅极电极(8)的一部分热氧化而构成的热氧化膜不成为从SiC表面过于突出的形状，因此不易产生由伴随温度变化等的应力引起的裂纹。因此，能够确保栅极－源极间的绝缘分离。另外，第2层间绝缘膜(11)通过回蚀而从源极区域(4)及基体区域(3)的接触区域之上被去除。因此，在隔着栅极电极(8)的两侧，能够可靠地进行源极电极(12)的接触。

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体装置对关联申请的相互参照本申请基于2017年9月27日申请的日本专利申请第2017－186917号，在此通过参考而引入其记载内容。
本专利技术涉及具有由碳化硅(以下称为SiC)构成的沟槽栅型MOS构造的半导体元件的SiC半导体装置及其制造方法。
技术介绍
以往，作为功率器件，开发了使用SiC的MOSFET。在MOSFET中，为了将栅极电极与源极电极之间绝缘分离，形成了层间绝缘膜(参照日本特开2011－101036号公报)。例如，在形成栅极电极之后，以覆盖栅极电极的方式使PSG(PhosphorousSilicateGlass：磷硅玻璃)或BPSG(Boro-phosphosilicateglass：硼磷硅玻璃)作为层间绝缘膜而成膜。接下来，通过光刻，对层间绝缘膜形成源极接触用的接触孔。然后，在通过退火处理使层间绝缘膜具有圆度之后，在层间绝缘膜之上成膜出电极材料，进而对其进行图案化从而形成源极电极。这样，构成了栅极电极与源极电极之间被层间绝缘膜绝缘分离的构造。
技术实现思路
然而，会产生如下课题：由本文档来自技高网...

【技术保护点】
1.一种碳化硅半导体装置，具有MOS构造的半导体元件，其特征在于，/n具有半导体元件，/n该半导体元件包括：/n由碳化硅构成的第1导电型或第2导电型的基板(1)；/n漂移层(2)，形成于上述基板之上，由与上述基板相比低杂质浓度的第1导电型的碳化硅构成，/n基体区域(3)，形成于上述漂移层之上，由第2导电型的碳化硅构成；/n源极区域(4)，形成于上述基体区域之上，由与上述漂移层相比第1导电型杂质浓度高的第1导电型的碳化硅构成；/n沟槽栅构造，在从上述源极区域的表面起形成得比上述基体区域深的栅极沟槽(6)内具备将该栅极沟槽的内壁面覆盖的栅极绝缘膜(7)和配置在该栅极绝缘膜之上并且被掺杂了杂质的栅极...

【技术特征摘要】
【国外来华专利技术】20170927 JP 2017-1869171.一种碳化硅半导体装置，具有MOS构造的半导体元件，其特征在于，
具有半导体元件，
该半导体元件包括：
由碳化硅构成的第1导电型或第2导电型的基板(1)；
漂移层(2)，形成于上述基板之上，由与上述基板相比低杂质浓度的第1导电型的碳化硅构成，
基体区域(3)，形成于上述漂移层之上，由第2导电型的碳化硅构成；
源极区域(4)，形成于上述基体区域之上，由与上述漂移层相比第1导电型杂质浓度高的第1导电型的碳化硅构成；
沟槽栅构造，在从上述源极区域的表面起形成得比上述基体区域深的栅极沟槽(6)内具备将该栅极沟槽的内壁面覆盖的栅极绝缘膜(7)和配置在该栅极绝缘膜之上并且被掺杂了杂质的栅极电极(8)；
层间绝缘膜(10a)，将上述栅极电极及上述栅极绝缘膜覆盖，并且配置于上述栅极沟槽内，由包含掺杂到上述栅极电极中的杂质的热氧化膜构成；
源极电极(12)，形成在上述层间绝缘膜与上述源极区域及上述基体区域的表面上，与上述源极区域及上述基体区域电连接；以及
漏极电极(16)，形成于上述基板的背面侧，
在对上述栅极电极施加栅极电压的情况下，在上述基体区域中的与上述沟槽栅构造接触的部分形成沟道区域从而流通电流。


2.如权利要求1所述的碳化硅半导体装置，其特征在于，
上述层间绝缘膜，相对于上述栅极沟槽的外部的上述源极区域的表面为相同高度，或成为与该表面相比向上述栅极沟槽的内侧进入了100nm以内的状态，或者成为与该表面相比向上述栅极沟槽的外侧突出了100nm以内的状态。


3.如权利要求1或2所述的碳化硅半导体装置，其特征在于，
上述层间绝缘膜比上述栅极绝缘膜中的在上...

【专利技术属性】
技术研发人员：箕谷周平，汲田昌弘，副岛成雅，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本;JP