碳化硅半导体装置及其制造方法制造方法及图纸

第1导电型的源极区域(8)构成为，其第2导电型的基区(6)侧和其与源极电极(15)欧姆接触的表面侧相比杂质浓度低。例如，将源极区域(8)由设为较低浓度的第1源极区域(8a)和设为比其高浓度的第2源极区域(8b)构成。由此，能够减小负载短路时的饱和电流值，能够使SiC半导体装置的短路耐量提高。

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体装置及其制造方法相关申请的相互参照本申请基于2017年8月31日提出申请的日本专利申请第2017－166883号，在此通过参照引用其记载内容。
本公开涉及具有包括碳化硅(以下称作SiC)而构成的MOS构造的半导体元件的SiC半导体装置及其制造方法。
技术介绍
以往，作为提高沟道密度以流过大电流的构造，有具有沟槽栅构造的SiC半导体装置。该SiC半导体装置为在n型漂移层之上依次形成有p型基区和n+型源极区域、以从n+型源极区域的表面将p型基区贯通而达到n+型漂移层的方式形成有沟槽栅的构造。具体而言，在n型漂移层之上使p型基区外延生长后，通过将n型杂质对p型基区离子注入而打回，使p型基区的一部分反转为n型，形成n+型源极区域。例如，参照国际公开第2016/063644号论文。
技术实现思路
但是，由于将n+型源极区域的全域用高浓度的n型杂质层形成，所以负载短路时的饱和电流值变大，不能得到SiC半导体装置的短路耐量。本公开的目的是提供一种能够提高短路耐量的SiC半导体装置及其制造方法。本本文档来自技高网...

【技术保护点】
1.一种碳化硅半导体装置，具备反转型的半导体元件，/n上述半导体元件包括：/n第1或第2导电型的基板(1)，由碳化硅构成；/n第1导电型的由碳化硅构成的漂移层(2、3、5)，形成在上述基板之上，且与上述基板相比杂质浓度低；/n第2导电型的由碳化硅构成的基区(6)，形成在上述漂移层之上；/n第1导电型的由碳化硅构成的源极区域(8)，形成在上述基区之上，与上述漂移层相比第1导电型杂质浓度高；/n沟槽栅构造，构成为在从上述源极区域的表面形成得比上述基区深的栅极沟槽(11)内，具备覆盖该栅极沟槽的内壁面的栅极绝缘膜(12)和配置在该栅极绝缘膜之上的栅极电极(13)，上述沟槽栅构造以一方向为长度方向，以...

【技术特征摘要】
【国外来华专利技术】20170831 JP 2017-1668831.一种碳化硅半导体装置，具备反转型的半导体元件，
上述半导体元件包括：
第1或第2导电型的基板(1)，由碳化硅构成；
第1导电型的由碳化硅构成的漂移层(2、3、5)，形成在上述基板之上，且与上述基板相比杂质浓度低；
第2导电型的由碳化硅构成的基区(6)，形成在上述漂移层之上；
第1导电型的由碳化硅构成的源极区域(8)，形成在上述基区之上，与上述漂移层相比第1导电型杂质浓度高；
沟槽栅构造，构成为在从上述源极区域的表面形成得比上述基区深的栅极沟槽(11)内，具备覆盖该栅极沟槽的内壁面的栅极绝缘膜(12)和配置在该栅极绝缘膜之上的栅极电极(13)，上述沟槽栅构造以一方向为长度方向，以条纹状排列有多条；
层间绝缘膜(14)，将上述栅极电极及上述栅极绝缘膜覆盖，并且形成有接触孔；
源极电极(15)，经由上述接触孔与上述源极区域欧姆接触；以及
漏极电极(16)，形成在上述基板的背面侧；
上述源极区域构成为，上述源极区域的上述基区一侧与欧姆接触于上述源极电极的表面侧相比杂质浓度低。


2.如权利要求1所述的碳化硅半导体装置，
上述源极区域为具有位于上述基区一侧的第1源极区域(8a)和与上述源极电极欧姆接触的第2源极区域(8b)的结构。


3.如权利要求2所述的碳化硅半导体装置，
上述第2源极区域，其厚度为0.1μm以上，并且第2导电型杂质浓度为1.0×1018～5.0×1019/cm3。


4.如权利要求2或3所述的碳化硅半导体装置，
上述第1源极区域，其厚度为0.2～0.5μm，杂质浓度为2.0×1016～1.0×1017/cm3。


5.如权利要求1～4中任一项所述的碳化硅半导体装置，
在上述基区与上述源极区域之间，具备载流子浓度为5.0×1015/cm3以下的无掺杂层(7)。


6.如权利要求5所述的碳化硅半导体装置，
上述无掺杂层其厚度为0.05～0.2μm。


7.如权利要求5或6所述的碳化硅半导体装置，
上述无掺杂层及上述源极区域的合计膜厚为0.8μm以下。


8.一种碳化硅半导体装置的制造方法，是具备反转型的半导...

【专利技术属性】
技术研发人员：梶爱子，竹内有一，箕谷周平，铃木龙太，山下侑佑，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本;JP