集成芯片及其形成方法技术

本申请的各种实施例涉及具有高强度和接合能力的焊盘。在一些实施例中，集成芯片包括衬底、互连结构、焊盘和导电结构。互连结构邻接衬底并且包括导线和通孔。导线和通孔堆叠在焊盘和衬底之间。导电结构(例如，引线接合)延伸穿过衬底至焊盘。通过在焊盘和衬底之间布置导线和通孔，焊盘可以嵌入互连结构的钝化层中，并且钝化层可以吸收焊盘上的应力。此外，焊盘可以在顶部导线层级处接触导线和通孔。顶部导线层级的厚度可以超过其他导线层级的厚度，由此顶部导线层级可以更耐受应力。本发明专利技术的实施例还涉及集成芯片及其形成方法。

Integrated chip and its forming method

【技术实现步骤摘要】
集成芯片及其形成方法
本专利技术的实施例涉及集成芯片及其形成方法。
技术介绍
互补金属氧化物半导体(CMOS)图像传感器用于各种现代电子器件，例如相机、平板电脑、智能手机等。CMOS图像传感器可以是前侧照明(FSI)或背侧照明(BSI)的。与FSICMOS图像传感器相比，BSICMOS图像传感器具有更好的灵敏度、更好的角度响应和更大的金属布线灵活性。BSICMOS图像传感器可以是二维(2D)或三维(3D)的。2DBSICMOS图像传感器包括单个集成芯片中的像素传感器阵列和相关电路，而3DBSICMOS图像传感器将像素传感器阵列和相关电路分离成接合在一起的单独的集成芯片。与2DBSICMOS图像传感器相比，3DBSICMOS图像传感器具有更高的速度、更高的像素密度、更低的成本和更小的封装尺寸。
技术实现思路
本专利技术的实施例提供了一种集成芯片，包括：衬底；互连结构，邻接所述衬底，其中，所述互连结构包括多条导线和多个通孔，并且其中，所述导线和所述通孔交替堆叠；焊盘，位于所述互连结构中，其中，所述导线和所述通孔位于所述焊盘和所述衬底之间；以及导电结构，穿过所述衬底延伸至所述焊盘。本专利技术的另一实施例提供了一种集成芯片，包括：钝化层；焊盘，位于所述钝化层上面并且嵌入所述钝化层；导电柱，位于所述焊盘上面并且接触所述焊盘，其中，所述导电柱在第一闭合路径中沿着所述焊盘的外周横向延伸，并且其中，所述导电柱包括交替堆叠的导线和通孔；半导体衬底，位于所述导电柱上面；以及导电结构，穿过所述半导体衬底和所述导电柱延伸到所述焊盘。本专利技术的又一实施例提供了一种形成集成芯片的方法，包括：在衬底的第一侧上形成互连结构，其中，所述互连结构包括多条导线和多个通孔，并且其中，所述导线和所述通孔从所述衬底交替堆叠到导线的顶部层级；在所述互连结构上形成焊盘，其中，所述焊盘突出以与所述导线的顶部层级接触；以及从所述衬底的第二侧对所述互连结构执行蚀刻，以形成穿过所述衬底和所述互连结构延伸到所述焊盘的开口。附图说明当接合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A和图1B示出了包括具有增强的强度和接合能力的焊盘结构的集成芯片的一些实施例的各种视图。图2示出了图1A的集成芯片的一些实施例的扩展截面图，其中集成芯片包括图像传感器。图3示出了包括图1A的集成芯片的三维集成芯片(3DIC)的一些实施例的截面图。图4示出了图3的3DIC中的互连介电结构的一些更详细实施例的截面图。图5示出了图3的3DIC的一些实施例的扩展截面图，其中3DIC包括图像传感器。图6A和图6B示出了集成芯片封装件的一些实施例的截面图，其中图3的3DIC通过引线接合和倒装芯片接合电耦合到封装衬底。图7A和图7B示出了图6A和图6B的集成芯片封装件的一些实施例的扩展截面图，其中集成芯片封装件包括图5的3DIC。图8至图23、图24A和图24B示出了用于形成集成芯片封装件的方法的一些实施例的一系列截面图，该集成芯片封装件包括具有增强的强度和接合能力的焊盘结构。图25示出了图8至图23、图24A和图24B的方法的一些实施例的框图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚的目的，各个部件可以以不同的比例任意地绘制。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。在一些实施例中，背侧照明(BSI)图像传感器包括衬底、互连结构和焊盘结构。衬底位于BSI图像传感器的背侧上，并且互连结构位于BSI图像传感器的前侧上。互连结构包括多条导线和多个通孔，并且焊盘结构包括一个或多个导电柱和接合焊盘。导电柱位于BSI图像传感器的前侧上，并且由导线和通孔限定。接合焊盘位于BSI图像传感器的背侧上，并且具有一对突起，所述突起延伸穿过衬底以在最靠近衬底的导线层级(例如，金属1)处与导电柱接触。在焊盘结构的第一实施例中，突起突出到公共导电柱。在焊盘结构的第二实施例中，突起突出到邻接并且电耦合到公共线的单独的导电柱。在BSI图像传感器的封装期间，BSI图像传感器通过焊盘结构接合并且电耦合到外部结构。例如，可以在接合焊盘上形成导电凸块或接合线的堆叠件，以将BSI图像传感器接合并且电耦合到外部结构。然而，接合导致接合焊盘上的大量应力，并且可能例如导致接合焊盘处的剥离和/或破裂缺陷。此外，因为接合焊盘突出以与导电柱接触，所以接合焊盘上的应力被传递到导电柱。例如，这可能导致裂缝缺陷从接合焊盘传播到导电柱和/或可能例如导致接合焊盘的分层。本申请的各种实施例涉及具有高强度和接合能力的焊盘结构。在一些实施例中，集成芯片包括衬底、互连结构和接合焊盘。互连结构邻接衬底并且包括多条导线和多个通孔。导线和通孔交替地堆叠在接合焊盘和衬底之间。此外，互连结构部分地限定了延伸穿过衬底并且暴露接合焊盘的焊盘开口。通过在接合焊盘和衬底之间布置导线和通孔，接合焊盘可以嵌入互连结构的钝化层中，并且钝化层可以吸收接合焊盘上的应力。这进而增强了焊盘结构的强度和接合能力，并且降低了接合焊盘处的剥离和/或破裂缺陷的可能性。此外，接合焊盘可以在互连结构的顶部导线层级(即，离衬底最远的互连结构的导线层级)处接触导线和通孔。顶部导线层级的厚度可以超过其他导线层级的厚度，由此顶部导线层级可以更耐受应力。这进而进一步增强了焊盘结构的强度和接合能力，并且降低了接合焊盘处的剥离和/或破裂缺陷的可能性。参考图1A，提供了集成芯片102的一些实施例的截面图100A，集成芯片102包括具有增强的强度和增强的接合能力的焊盘结构104。集成芯片102还包括芯片衬底106和互连结构108。芯片衬底106位于集成芯片102的背侧102b上，并且互连结构108位于集成芯片102的前侧102f上。互连结构108包括互连介电结构110、钝化层111、多条导线112和多个通孔114。为了便于说明，仅一些导线112标记为112并且仅一些通孔114标记为114。互连介电结构110位于钝化层本文档来自技高网...

【技术保护点】
1.一种集成芯片，包括：/n衬底；/n互连结构，邻接所述衬底，其中，所述互连结构包括多条导线和多个通孔，并且其中，所述导线和所述通孔交替堆叠；/n焊盘，位于所述互连结构中，其中，所述导线和所述通孔位于所述焊盘和所述衬底之间；以及/n导电结构，穿过所述衬底延伸至所述焊盘。/n

【技术特征摘要】
20181023 US 62/749,219;20190128 US 16/259,1451.一种集成芯片，包括：
衬底；
互连结构，邻接所述衬底，其中，所述互连结构包括多条导线和多个通孔，并且其中，所述导线和所述通孔交替堆叠；
焊盘，位于所述互连结构中，其中，所述导线和所述通孔位于所述焊盘和所述衬底之间；以及
导电结构，穿过所述衬底延伸至所述焊盘。


2.根据权利要求1所述的集成芯片，其中，所述导电结构包括接触所述焊盘的接合线。


3.根据权利要求1所述的集成芯片，其中，所述导电结构包括与所述焊盘接触的导电凸块。


4.根据权利要求1所述的集成芯片，其中，当在横截面中观察时，所述导线和所述通孔限定第一导电柱和第二导电柱，其中，所述第一导电柱和所述第二导电柱邻接所述焊盘，并且其中，所述导电结构位于所述第一导电柱和所述第二导电柱之间。


5.根据权利要求4所述的集成芯片，其中，所述导线被分组为多个导线层级，包括第一导线层级和第二导线层级，其中，所述焊盘突出以在所述第一导线层级处与所述第一导电柱和所述第二导电柱接触，并且其中，所述第一导线层级具有大于所述第二导线层级的厚度。


6.根据权利要求1所述的集成芯片，其中，所述互连结构还包括具有互连介电侧壁的互连介电层，并且其中，所述集成芯片还包括：
隔离结构，延伸到所述衬底中、位于所述衬底和所述互连结构之间，其中，所述隔离结构包括介电材料并且具有隔离结构侧壁，...

【专利技术属性】
技术研发人员：黄儒瑛，陈永庆，林月秋，郭彦良，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71