半导体封装件制造技术

一种半导体封装件包括：基底结构，所述基底结构具有基底焊盘；第一半导体芯片，所述第一半导体芯片位于所述基底结构上，并且具有结合到所述基底焊盘的第一连接焊盘；第一结合结构，所述第一结合结构包括基底结构的基底绝缘层以及所述第一半导体芯片的结合到所述基底绝缘层的第一下绝缘层；第二半导体芯片，所述第二半导体芯片位于所述第一半导体芯片上，具有连接到所述第一贯穿电极的第二连接焊盘；以及第二结合结构，所述第二结合结构包括所述第一半导体芯片的第一上绝缘层以及所述第二半导体芯片的结合到所述第一上绝缘层的第二下绝缘层，所述第一上绝缘层具有虚设绝缘部分，所述虚设绝缘部分延伸到所述第一半导体芯片周围的所述基底结构上。

Semiconductor package

【技术实现步骤摘要】
半导体封装件相关申请的交叉引用本申请要求于2018年10月24日在韩国知识产权局提交的名为“半导体封装件”的韩国专利申请No.10-2018-0127518的优先权，所述韩国专利申请的公开内容通过引用的方式全文结合于本申请中。
实施例涉及半导体封装件。
技术介绍
随着电子工业的发展和用户的需求，电子器件变得越来越小和越来越轻，因此，电子器件中使用的半导体封装件需要具有相对高的性能和相对高的容量，以及小型化和轻量化。
技术实现思路
实施例涉及一种半导体封装件，所述半导体封装件包括：基底结构，所述基底结构具有下表面和上表面，并且在所述下表面上具有第一连接端子，在所述上表面上具有基底焊盘；第一半导体芯片，所述第一半导体芯片堆叠在所述基底结构的所述上表面上，并且具有直接结合到所述基底焊盘的第一连接焊盘和连接到所述第一连接焊盘的第一贯穿电极；第一结合结构，所述第一结合结构设置在所述基底结构与所述第一半导体芯片之间，所述第一结合结构包括位于所述基底结构的所述上表面上的基底绝缘层以及位于所述第一半导体芯片上的第一下绝缘层，所述第一下绝缘层直接结合到所述基底绝缘层；第二半导体芯片，所述第二半导体芯片堆叠在所述第一半导体芯片上，并且具有连接到所述第一贯穿电极的第二连接焊盘；以及第二结合结构，所述第二结合结构设置在所述第一半导体芯片与所述第二半导体芯片之间，所述第二结合结构包括位于所述第一半导体芯片上的第一上绝缘层以及位于所述第二半导体芯片上的第二下绝缘层，所述第二下绝缘层直接结合到所述第一上绝缘层，所述第一上绝缘层具有虚设绝缘部分，所述虚设绝缘部分延伸到所述第一半导体芯片周围的所述基底结构上。实施例还涉及一种半导体封装件，所述半导体封装件包括：基底结构，所述基底结构具有下表面和上表面，并且在该下表面上具有第一连接端子，在该上表面上具有基底焊盘和基底绝缘层；第一半导体芯片，所述第一半导体芯片堆叠在所述基底结构的上表面上，所述第一半导体芯片具有下表面和上表面，在该下表面上具有第一连接焊盘和第一下绝缘层，在该上表面上具有第一结合焊盘和第一上绝缘层，并且所述第一半导体芯片具有连接到所述第一连接焊盘和所述第一结合焊盘的第一贯穿电极，所述第一连接焊盘直接结合到所述基底焊盘，所述第一下绝缘层直接结合到所述基底绝缘层；至少一个第二半导体芯片，所述至少一个第二半导体芯片堆叠在所述第一半导体芯片的上表面上，所述至少一个第二半导体芯片具有下表面和上表面，在该下表面上具有第二连接焊盘和第二下绝缘层，在该上表面上具有第二结合焊盘和第二上绝缘层，并且所述至少一个第二半导体芯片具有连接到所述第二连接焊盘和所述第二结合焊盘的第二贯穿电极，所述第二连接焊盘直接结合到所述第一结合焊盘，所述第二下绝缘层直接结合到所述第一上绝缘层；第三半导体芯片，所述第三半导体芯片堆叠在所述第二半导体芯片的上表面上，所述第三半导体芯片具有下表面和上表面，并且在该下表面上具有第三连接焊盘和第三下绝缘层，所述第三连接焊盘直接结合到所述第二结合焊盘，所述第三下绝缘层直接结合到所述第二上绝缘层；第一虚设绝缘部分，所述第一虚设绝缘部分在所述第一半导体芯片周围位于所述基底结构上，并且从所述第一上绝缘层延伸；以及第二虚设绝缘部分，所述第二虚设绝缘部分位于所述第一虚设绝缘部分上，并且从所述第二上绝缘层延伸。实施例还涉及一种半导体封装件，所述半导体封装件包括：基底结构，所述基底结构具有下表面和上表面，并且在该下表面上具有连接端子，在该上表面上具有基底焊盘和基底绝缘层；第一半导体芯片，所述第一半导体芯片堆叠在所述基底结构的上表面上，所述第一半导体芯片具有下表面和上表面，在该下表面上具有第一连接焊盘和第一下绝缘层，在该上表面上具有第一结合焊盘和第一上绝缘层，并且所述第一半导体芯片具有连接到所述第一连接焊盘和所述第一结合焊盘的第一贯穿电极，所述第一连接焊盘直接结合到所述基底焊盘，所述第一下绝缘层直接结合到所述基底绝缘层；至少一个第二半导体芯片，所述至少一个第二半导体芯片堆叠在所述第一半导体芯片的上表面上，所述至少一个第二半导体芯片具有下表面和上表面，在该下表面上具有第二连接焊盘和第二下绝缘层，在该上表面上具有第二结合焊盘和第二上绝缘层，并且所述至少一个第二半导体芯片具有连接到所述第二连接焊盘和所述第二结合焊盘的第二贯穿电极，所述第二连接焊盘直接结合到所述第一结合焊盘，所述第二下绝缘层直接结合到所述第一上绝缘层；第三半导体芯片，所述第三半导体芯片堆叠在所述第二半导体芯片的上表面上，所述第三半导体芯片具有下表面和上表面，并且在该下表面上具有第三连接焊盘和第三下绝缘层，所述第三连接焊盘直接结合到所述第二结合焊盘，所述第三下绝缘层直接结合到所述第二上绝缘层；第一虚设绝缘部分，所述第一虚设绝缘部分在所述第一半导体芯片周围位于所述基底结构上，并且从所述第一上绝缘层延伸；以及第二虚设绝缘部分，所述第二虚设绝缘部分位于所述第一虚设绝缘部分上，并且从所述第二上绝缘层延伸。附图说明通过参考附图详细描述示例实施例，特征对于本领域技术人员将变得显而易见，其中：图1示出了根据示例实施例的半导体封装件的横截面视图；图2示出了图1中部分“A1”的放大横截面视图；图3示出了根据示例实施例的半导体封装件的横截面视图；图4示出了图3中部分“A2”的放大横截面视图；图5示出了根据示例实施例的半导体封装件的横截面视图；图6示出了图5中部分“B”的放大横截面视图；图7A至图7H示出了根据示例实施例的制造半导体封装件的方法的主要工艺的横截面视图；图8示出了根据示例实施例的半导体封装件的横截面视图；图9A至图9D示出了根据示例实施例的制造半导体封装件的方法的主要工艺的横截面视图；图10示出了根据示例实施例的半导体封装件的横截面视图；以及图11示出了根据示例实施例的半导体封装件的配置的框图。具体实施方式图1是示出根据示例实施例的半导体封装件的横截面视图，图2是图1中部分“A1”的放大横截面视图。参考图1，半导体封装件300A可以包括沿垂直方向堆叠的第一半导体芯片100A、第二半导体芯片100B、第三半导体芯片100C和第四半导体芯片100D。第一至第四半导体芯片100A、100B、100C和100D中的每一个半导体芯片可以具有彼此相对的下表面(也称为“第一表面”)和上表面(或“第二表面”)，并且可以以表面(即，第一表面和第二表面)相互堆叠的方式堆叠。第一至第四半导体芯片100A、100B、100C和100D可以包括半导体衬底110、半导体器件层120、贯穿电极(through-electrode)130(例如，贯穿硅通路(TSV))、连接焊盘152和结合焊盘(bondingpad)154。如图1所示，设置在最上位置的半导体芯片(例如，第四半导体芯片100D)可以不包括贯穿电极130和结合焊盘154。参考图1和图2，半导体器件层120可以在每一个半导体衬本文档来自技高网...

【技术保护点】
1.一种半导体封装件，包括：/n基底结构，所述基底结构具有下表面和上表面，并且在所述下表面上具有第一焊盘，在所述上表面上具有第二焊盘；/n第一半导体芯片，所述第一半导体芯片堆叠在所述基底结构的所述上表面上，并且具有直接结合到所述第二焊盘的第一连接焊盘和连接到所述第一连接焊盘的第一贯穿电极；/n第一结合结构，所述第一结合结构设置在所述基底结构与所述第一半导体芯片之间，所述第一结合结构包括位于所述基底结构的所述上表面上的基底绝缘层以及位于所述第一半导体芯片上的第一下绝缘层，所述第一下绝缘层直接结合到所述基底绝缘层；/n第二半导体芯片，所述第二半导体芯片堆叠在所述第一半导体芯片上，并且具有连接到所述第一贯穿电极的第二连接焊盘；以及/n第二结合结构，所述第二结合结构设置在所述第一半导体芯片与所述第二半导体芯片之间，所述第二结合结构包括位于所述第一半导体芯片上的第一上绝缘层以及位于所述第二半导体芯片上的第二下绝缘层，所述第二下绝缘层直接结合到所述第一上绝缘层，/n其中，所述第一上绝缘层具有虚设绝缘部分，所述虚设绝缘部分延伸到所述第一半导体芯片周围的所述基底结构上。/n

【技术特征摘要】
20181024 KR 10-2018-01275181.一种半导体封装件，包括：
基底结构，所述基底结构具有下表面和上表面，并且在所述下表面上具有第一焊盘，在所述上表面上具有第二焊盘；
第一半导体芯片，所述第一半导体芯片堆叠在所述基底结构的所述上表面上，并且具有直接结合到所述第二焊盘的第一连接焊盘和连接到所述第一连接焊盘的第一贯穿电极；
第一结合结构，所述第一结合结构设置在所述基底结构与所述第一半导体芯片之间，所述第一结合结构包括位于所述基底结构的所述上表面上的基底绝缘层以及位于所述第一半导体芯片上的第一下绝缘层，所述第一下绝缘层直接结合到所述基底绝缘层；
第二半导体芯片，所述第二半导体芯片堆叠在所述第一半导体芯片上，并且具有连接到所述第一贯穿电极的第二连接焊盘；以及
第二结合结构，所述第二结合结构设置在所述第一半导体芯片与所述第二半导体芯片之间，所述第二结合结构包括位于所述第一半导体芯片上的第一上绝缘层以及位于所述第二半导体芯片上的第二下绝缘层，所述第二下绝缘层直接结合到所述第一上绝缘层，
其中，所述第一上绝缘层具有虚设绝缘部分，所述虚设绝缘部分延伸到所述第一半导体芯片周围的所述基底结构上。


2.根据权利要求1所述的半导体封装件，其中，
所述第一半导体芯片包括连接到所述第一贯穿电极并且嵌入所述第一上绝缘层中的第一结合焊盘，并且
所述第二连接焊盘直接结合到所述第一结合焊盘。


3.根据权利要求1所述的半导体封装件，其中，
所述第一贯穿电极在所述第一上绝缘层的上表面具有暴露的部分，并且
所述第二连接焊盘直接结合到所述第一贯穿电极的所述暴露的部分。


4.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：在所述基底结构上围绕所述第一半导体芯片和所述第二半导体芯片的模制构件。


5.根据权利要求4所述的半导体封装件，其中，所述模制构件具有树脂部分，所述树脂部分在所述基底结构上设置在所述第一半导体芯片周围，其中，所述虚设绝缘部分设置在所述树脂部分上。


6.根据权利要求5所述的半导体封装件，其中，所述树脂部分具有与所述第一半导体芯片的上表面基本共面的上表面。


7.根据权利要求6所述的半导体封装件，其中，所述虚设绝缘部分具有与所述第一半导体芯片的所述上绝缘层基本相同的厚度。


8.根据权利要求4所述的半导体封装件，其中，所述模制构件设置在所述虚设绝缘部分上。


9.根据权利要求4所述的半导体封装件，所述半导体封装件还包括散热板，所述散热板位于由所述模制构件围绕的所述第二半导体芯片上。


10.一种半导体封装件，包括：
基底结构，所述基底结构具有下表面和上表面，并且在该下表面上具有第一焊盘，在该上表面上具有第二焊盘和基底绝缘层；
第一半导体芯片，所述第一半导体芯片堆叠在所述基底结构的上表面上，所述第一半导体芯片具有下表面和上表面，在该下表面上具有第一连接焊盘和第一下绝缘层，在该上表面上具有第一结合焊盘和第一上绝缘层，并且所述第一半导体芯片具有连接到所述第一连接焊盘和所述第一结合焊盘的第一贯穿电极，所述第一连接焊盘直接结合到所述第二焊盘，所述第一下绝缘层直接结合到所述基底绝缘层；
至少一个第二半导体芯片，所述至少一个第二半导体芯片堆叠在所述第一半导体芯片的上表面上，所述至少一个第二半导体芯片具有下表面和上表面，在该下表面上具有第二连接焊盘和第二下绝缘层，在该上表面上具有第二结合焊盘和第二上绝缘层，并且所述至少一个第二半导体芯片具有连接到所述第二连接焊盘和所述第二结合焊盘的第二贯穿电极，所述第二连接焊盘直接结合到所述第一结合焊盘，所述第二下绝缘层直接结合到所述第一上绝缘层；
第三半导体芯片，所述第三半导体芯片堆叠在所述第二半导体芯片的上表面上，所述第三半导体芯片具有下表面和上表面，并且在该下表面上具有第三连接焊盘和第三下绝缘层，所述第三连接焊盘直接结合到所述第二结合焊盘，所述第三下绝缘层直接结合到所述第二上绝缘层；
第一虚设绝缘部分，所述第一虚设绝缘部分在所述第一半导体芯片周围位于所述基底结构上，并且从与所述第二半导体芯片...

【专利技术属性】
技术研发人员：黄智焕，金志勋，洪志硕，金泰勋，李赫宰，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR