存储器地址验证方法和使用所述方法的存储器装置制造方法及图纸

提供了一种存储器装置以及操作所述存储器装置的方法。所述存储器装置包含存储器格阵列、非易失性存储器和控制器。所述控制器被配置成接收用于从所述阵列的地址读取数据字的读取命令并且解码所述地址以生成经过解码的地址。所述控制器被进一步配置成从所述阵列的所述经过解码的地址中检索响应数据，从所述非易失性存储器中检索对应于所述经过解码的地址的位置标记，并且验证所述位置标记对应于所述地址。所述控制器可以任选地被进一步配置成如果所述位置标记不对应于所述地址，则指示错误。

Memory address verification method and memory device using the method

【技术实现步骤摘要】
【国外来华专利技术】存储器地址验证方法和使用所述方法的存储器装置相关申请的交叉引用本申请含有与阿尔贝托·特罗亚(AlbertoTroia)同时提交的题为“存储器地址验证方法和使用所述方法的存储器装置(METHODSOFMEMORYADDRESSVERIFICATIONANDMEMORYDEVICESEMPLOYINGTHESAME)”的美国专利申请相关的主题。公开内容通过引用并入本文的所述相关申请转让给美光科技公司(MicronTechnology,Inc.)，并且通过代理人案号010829-9241.US00标识。
本公开总体上涉及存储器装置，并且更具体地涉及存储器地址验证方法和使用所述方法的存储器装置。
技术介绍
存储器装置通常以内部半导体集成电路和/或外部可移动装置的形式设置于计算机或其它电子装置中。存在许多不同类型的存储器，包含易失性存储器和非易失性存储器。包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等的易失性存储器可能需要施加电源来维持其数据。相比而言，非易失性存储器即使不使用外部电源也可以保留其存储的数据。非易失性存储器可用于各种技术中，包含闪存(例如，NAND和NOR)相变存储器(PCM)、电阻式随机存取存储器(RRAM)和磁性随机存储器(MRAM)等。存储器装置可以包含用于存储数据的大型存储器格阵列，所述存储器格阵列通常组织成行和列。单独的存储器格和/或存储器格范围可以通过其行和列来寻址。当对存储器阵列进行寻址时，可能存在一或多个用于例如在主机装置所利用的逻辑地址与对应于存储器阵列中的位置的物理地址之间进行转换的地址转换层。尽管不常见，但在存储器装置的命令/地址总线上提供给存储器装置的地址信息可能会因错误而损坏，使得可能对与主机装置所请求的物理地址不同的物理地址执行存储器装置的内部操作(例如，读取操作、写入操作、擦除操作等)。因此，需要一种验证已经在预期地址处执行存储器操作的方法。附图说明图1是展示了根据本专利技术技术的实施例的存储器系统的框图。图2示意性地展示了根据本专利技术技术的实施例的存储器装置。图3示意性地展示了根据本专利技术技术的实施例的存储器装置。图4是展示了根据本专利技术技术的实施例的操作存储器装置的方法的流程图。图5是展示了根据本专利技术技术的实施例的操作存储器装置的方法的流程图。具体实施方式在下面的描述中，讨论了许多具体细节以提供对本专利技术技术的实施例的透彻和使能描述。然而，相关领域的技术人员将认识到，可以在没有所述具体细节中的一或多个具体细节的情况下实践本公开。在其它实例中，未示出或未详细描述通常与存储器装置相关联的众所周知的结构或操作，以避免模糊本专利技术技术的其它方面。例如，以下未详细讨论存储器装置和/或存储器系统的对于本领域的技术人员而言众所周知的若干功能组件(例如，如多路复用器和解码器等电路组件、如地址寄存器和数据寄存器等数据结构等)。通常，应当理解，除了本文公开的那些具体实施例之外，各种其它装置、系统和方法也可以处于本专利技术技术的范围内。如上所讨论的，影响(例如，在地址转换期间、在命令/地址总线操作期间等)在命令/地址总线上提供给存储器装置的地址信息的错误可能使存储器操作在与期望物理地址不同的物理地址处执行。因此，根据本专利技术技术的存储器装置的若干实施例验证读取操作被执行的地址对应于控制器和/或主机装置已请求数据的地址。本专利技术技术的若干实施例涉及存储器装置、包含存储器装置的系统以及操作存储器装置的方法。在一个实施例中，提供了一种存储器装置。所述存储器装置包含存储器格阵列、非易失性存储器和控制器。所述控制器被配置成接收用于从所述阵列的地址读取数据字的读取命令并且解码所述地址以生成经过解码的地址。所述控制器被进一步配置成从所述阵列的所述经过解码的地址中检索响应数据，从所述非易失性存储器中检索对应于所述经过解码的地址的位置标记，并且验证所述位置标记对应于所述地址。如果所述位置标记不对应于所述地址，则所述控制器可以被进一步配置成指示错误。图1是具有根据本专利技术技术的实施例配置的存储器装置100的系统101的框图。如所示出的，存储器装置100包含主存储器102(例如，如DRAM、SRAM等易失性存储器，或者如NAND闪存、NOR闪存、硫族化物PCM等非易失性存储器)和控制器106，所述控制器可操作地将主存储器102耦接到主机装置108(例如，上游中央处理器(CPU))。主存储器102包含多个存储器区域或存储器单元120，每个存储器区域或存储器单元包含多个存储器格122。存储器单元120可以是单独的存储器管芯、单个存储器管芯中的存储器平面、通过硅通孔(TSV)竖直连接的存储器管芯堆叠等。例如，在一个实施例中，存储器单元120中的每个存储器单元可以由半导体管芯形成并且与其它存储器单元管芯布置在单个装置封装(未示出)中。在其它实施例中，多个存储器单元120可以被共同定位在单个管芯上和/或跨多个装置封装分布。存储器格122可以包含例如被配置成永久或半永久地存储数据的浮栅存储元件、电荷捕获存储元件、相变存储元件、铁电存储元件、磁阻式存储元件和/或其它合适的存储元件。主存储器102和/或单独的存储器单元120还可以包含如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、数据输出/数据输入寄存器等用于存取和/或编程(例如，写入)存储器格122和其它功能(如用于处理信息和/或与控制器106通信)的其它电路组件(未示出)。存储器格122可以以行124(例如，各自对应于字线)和列126(例如，各自对应于位线)布置。每条字线可以包含一或多个存储器页，这取决于所述字线的存储器格122被配置成存储的数据状态的数目。例如，由每个存储器格122被配置成存储两个数据状态之一的存储器格122(例如，被配置成各自存储1位的SLC存储器格)构成的单条字线可以包含单个存储器页。可替代地，由每个存储器格122被配置成存储四个数据状态之一的存储器格122(例如，被配置成各自存储2位的MLC存储器格)构成的单条字线可以包含两个存储器页。此外，在单条字线的奇数列126中的所有存储器格122被分组为第一存储器页，并且同一字线的偶数列126中的所有存储器格122被分组为第二存储器页的“偶-奇位线架构”中，可以使存储器页交错，使得包括每个存储器格122被配置成存储两个数据状态之一的存储器格122(例如，SLC存储器格)的字线可以跨两个存储器页。当在由每个存储器格122被配置成存储更大数目的数据状态的存储器格122(例如，被配置为MLC、TLC、QLC等的存储器格)构成的字线中利用偶-奇位线架构时，每字线的存储器页的数目可以更高(例如，4、6、8等)。每个列126可以包含连接到公共源极的一串串联耦接的存储器格122。每个串的存储器格122可以串联连接在源极选择晶体管(例如，场效应晶体管)与漏极选择晶体管(例如，场效应晶体管)之间。源极选择晶体管可以共同耦接到源极选择线，并且漏极选择本文档来自技高网...

【技术保护点】
1.一种存储器装置，其包括：/n存储器格阵列；/n非易失性存储器；以及/n控制器，所述控制器被配置成：/n接收用于从所述阵列的地址读取数据字的读取命令，/n解码所述地址以生成经过解码的地址，/n从所述阵列的所述经过解码的地址中检索响应数据，/n从所述非易失性存储器中检索对应于所述经过解码的地址的位置标记，并且/n验证所述位置标记对应于所述地址。/n

【技术特征摘要】
【国外来华专利技术】20170825 US 15/687,0691.一种存储器装置，其包括：
存储器格阵列；
非易失性存储器；以及
控制器，所述控制器被配置成：
接收用于从所述阵列的地址读取数据字的读取命令，
解码所述地址以生成经过解码的地址，
从所述阵列的所述经过解码的地址中检索响应数据，
从所述非易失性存储器中检索对应于所述经过解码的地址的位置标记，并且
验证所述位置标记对应于所述地址。


2.根据权利要求1所述的存储器装置，其中所述控制器被进一步配置成如果所述位置标记不对应于所述地址，则指示错误。


3.根据权利要求1所述的存储器装置，其中所述控制器被进一步配置成如果所述位置标记对应于所述地址，则输出所述数据字。


4.根据权利要求1所述的存储器装置，其中所述控制器被进一步配置成生成包含所述位置标记的多个位置标记并且将所述多个位置标记存储在所述非易失性存储器中。


5.根据权利要求4所述的存储器装置，其中所述多个位置标记中的每个位置标记对应于所述阵列的对应多个地址中的单个地址。


6.根据权利要求1所述的存储器装置，其中所述位置标记是所述地址的散列。


7.根据权利要求1所述的存储器装置，其中所述位置标记是所述地址。


8.根据权利要求1所述的存储器装置，其中所述地址是物理存储器地址和逻辑存储器地址之一。


9.根据权利要求1所述的存储器装置，其中所述存储器格阵列是易失性阵列。


10.根据权利要求1所述的存储器装置，其中所述非易失性存储器与所述阵列在不同的电压下操作。


11.根据权利要求1所述的存储器装置，其中所述存储器装置是半导体管芯，并且其中所述控制器是管芯上控制器。


12.根据权利要求1所述的存储器装置，其中所述存储器装置是存储器模块，并且其中所述控制器位于半导体管芯上并且所述存储器格阵列位于第二半导体管芯上。


13.根据权利要求1所述的存储器装置，其中所述控制器被进一步配置成：
启用或禁用以下：
从所述非易失性存储器中检索对应于所述经过解码的地址的所述位置标记，以及
验证所述位置标记对应于所述地址。

【专利技术属性】
技术研发人员：A·特罗亚，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US