半导体结构及其制备方法技术

本发明专利技术提供了一种半导体结构，包括第一衬底、第二衬底及若干栅极结构，所述第二衬底中包括若干像素单元，所述像素单元与所述栅极结构的位置对应；所述第二衬底中具有若干用于隔离相邻的所述像素单元的第一沟槽隔离结构，所述像素单元中具有若干定义出感光区和读取区的第二沟槽隔离结构。本发明专利技术中的半导体结构的第二衬底的表面为感光面，采用了背照式采光，栅极结构和金属线都不在感光面，可以避免对光线的遮挡，提升成像效果；并且定义出感光区和读取区的第二沟槽隔离结构可以贯穿整个第二衬底，从而提高对感光区和读取区的隔离效果，防止感光区和读取区相互干扰；进一步，本发明专利技术还提供了所述半导体结构的制备方法。

Semiconductor structure and preparation method

【技术实现步骤摘要】
半导体结构及其制备方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其制备方法。
技术介绍
垂直电荷传输像素传感器(VPS，VerticallychargetransferringPixelSensors)是一种利用感光区的光生载流子产生的电压耦合到浮栅上，以改变读取区的晶体管阈值电压，进而实现对图像识别的器件。在垂直电荷传输像素传感器中，衬底中包含感光区和读取区，当光线照射到感光区的上方时，感光区中会产生光生载流子，而光生载流子产生的电压耦合到读取区后，会改变读取区的读取电流大小，从而影响读取区对光强的识别，进而影响垂直电荷传输像素传感器的图像识别对比度。通常，为了提高提升量子效率，一般需要增加感光面积。现有技术中，在器件面积不变的情况下，一般是通过调整感光区和读取区的面积比从而增加感光面积的，也即，通过压缩读取区的面积从而使得感光区的面积能够增大。但是，这种方法提高感光面积的效果非常有限，也会影响垂直电荷传输像素传感器的图像识别对比度。
技术实现思路
本专利技术的目的在于提供一种半导体结构及其制备方法，能够大幅度提高垂直电荷传输像素传感器的感光面积。为了达到上述目的，本专利技术提供了一种半导体结构，包括：第一衬底；第二衬底，包括若干像素单元，所述第一衬底和所述第二衬底的第一面相对；若干栅极结构，形成于所述第二衬底且位于所述第一衬底和所述第二衬底之间，且一个所述栅极结构与一个所述像素单元的位置对应；若干第一沟槽隔离结构，位于所述第二衬底中，用于隔离相邻的所述像素单元；若干第二沟槽隔离结构，位于每个所述像素单元中，用于在所述像素单元中定义出感光区和读取区。可选的，所述第一沟槽隔离结构从所述第二衬底的第一面延伸至第一设定深度，和/或所述第二沟槽隔离结构贯穿所述第二衬底。可选的，所述第二衬底中还设置有若干绝缘垫块，一个所述绝缘垫块与一个所述第二沟槽隔离结构的位置对应，所述绝缘垫块从所述第二衬底的第一面延伸至第二设定深度，所述第二沟槽隔离结构从所述第二衬底的第二面延伸至所述第二设定深度，所述第二沟槽隔离结构与所述绝缘垫块共同贯穿所述第二衬底。可选的，所述栅极结构包括依次堆叠于所述第二衬底的浮栅层、栅介质层及控制栅层，其中，相邻的所述栅极结构的浮栅层通过间隙或通过所述第一沟槽隔离结构彼此绝缘，相邻的所述栅极结构的栅介质层和/或相邻的所述栅极结构的控制栅层彼此连接成一个膜层。可选的，相邻的所述栅极结构的浮栅层之间通过间隙实现绝缘，所述栅介质层覆盖所述间隙的侧壁并延伸覆盖所述浮栅层，所述控制栅层填充所述间隙并延伸覆盖所述栅介质层。可选的，所述栅极结构两侧的所述第二衬底中还形成有源极和漏极，所述源极和所述漏极均位于所述读取区中；以及，所述栅极结构与所述第一衬底之间还包括第二介质层，所述第二介质层中形成有若干第一电连接端，所述源极、所述漏极及所述控制栅层与所述第一电连接端对应电连接。可选的，所述半导体结构包括器件部分和外围电路部分，所述外围电路部分中具有若干第二电连接端，所述第二电连接端位于所述第二介质层中且经由所述第二衬底的第二面被引出。可选的，所述第二沟槽隔离结构的填充材料包括绝缘材料；或者，所述第二沟槽隔离结构的填充材料包括导电材料，所述第二沟槽隔离结构至少位于所述第二衬底中的部分包覆有一绝缘阻挡层，所述第二衬底的第二面形成有背部金属栅，所述第二沟槽隔离结构与所述背部金属栅为一体结构。本专利技术还提供了一种半导体结构的制备方法，包括：提供第二衬底，所述第二衬底中形成有若干第一沟槽隔离结构，所述第一沟槽隔离结构定义出若干像素单元；在所述第二衬底的第一面形成若干栅极结构，所述栅极结构与所述像素单元的位置对应；提供第一衬底，将所述第二衬底的第一面键合在所述第一衬底上；刻蚀所述第二衬底的第二面，以在所述像素单元中形成定义出感光区和读取区的隔离沟槽，并在所述隔离沟槽中形成第二沟槽隔离结构。可选的，在所述第二衬底的第一面形成若干栅极结构之前，所述半导体结构的制备方法还包括：在所述第二衬底中形成若干绝缘垫块，所述绝缘垫块从所述第二衬底的第一面延伸至所述衬底内；以及，将所述绝缘垫块作为刻蚀停止层和/或掩模，刻蚀所述第二衬底的第二面以形成所述隔离沟槽。可选的，在所述第二衬底中形成若干第一沟槽隔离结构的步骤包括：所述第二衬底上顺次形成栅氧化层及第一介质层，所述第一沟槽隔离结构从所述第一介质层的顶面贯穿所述第一介质层及所述栅氧化层并延伸进所述第二衬底中；去除所述第一介质层。可选的，在所述去除所述第一介质层之后，所述半导体结构的制备方法还包括：对所述第二衬底进行离子注入，以在所述第二衬底中形成源极和漏极。可选的，在所述第二衬底的第一面形成若干栅极结构的步骤包括：在所述栅氧化层上形成浮栅层，所述浮栅层的顶面低于所述第一沟槽隔离结构的顶面或与所述第一沟槽隔离结构的顶面齐平；去除所述栅氧化层上的至少部分厚度的第一沟槽隔离结构，以形成若干开口；在所述浮栅层上顺次形成栅介质层及控制栅层，所述栅介质层覆盖所述开口的内壁并延伸覆盖所述浮栅层，所述控制栅层填充所述开口并延伸覆盖所述栅介质层，相邻两个所述开口之间的浮栅层、栅介质层及控制栅层构成一个所述栅极结构。可选的，在所述第二衬底的第一面形成若干栅极结构的步骤包括：在所述栅氧化层上形成浮栅层，所述浮栅层的顶面低于所述第一沟槽隔离结构的顶面或与所述第一沟槽隔离结构的顶面齐平；在所述浮栅层上顺次形成栅介质层及控制栅层，所述控制栅层的顶面高于所述第一沟槽隔离结构的顶面，相邻两个所述第一沟槽隔离结构之间的浮栅层、栅介质层及控制栅层构成一个所述栅极结构。可选的，所述半导体结构包括器件部分和外围电路部分，在形成所述栅极结构之后，且在将所述第二衬底的第一面键合在所述第一衬底上之前，所述半导体结构的制备方法还包括：在所述栅极结构上形成第二介质层；在所述器件部分的第二介质层中形成若干第一电连接端，在所述外围电路部分的第二介质层中形成若干第二电连接端，所述第一电连接端与至少部分所述第二电连接端对应电连接，所述源极、所述漏极及所述栅极结构分别通过第一电连接件与所述第一电连接端对应电连接。可选的，所述第二电连接端还通过第二电连接件从所述第二衬底的第二面引出。可选的，刻蚀所述第二衬底的第二面，以在所述像素单元中定义出感光区和读取区的隔离沟槽时，还同时刻蚀所述外围电路部分的第二衬底，以形成若干凹槽，所述凹槽的底部露出所述第二电连接件；以及，分别在所述凹槽及所述隔离沟槽中形成第三电连接件及所述第二沟槽隔离结构。可选的，刻蚀所述第二衬底的第二面，以在所述像素单元中定义出感光区和读取区的隔离沟槽时，还同时刻蚀所述外围电路部分的第二衬底，以形成若干凹槽，所述凹槽的底部露出所述第二电连接端；以及，分别在所述凹槽及所述隔离沟槽中形本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n第一衬底；/n第二衬底，包括若干像素单元，所述第一衬底和所述第二衬底的第一面相对；/n若干栅极结构，形成于所述第二衬底且位于所述第一衬底和所述第二衬底之间，且一个所述栅极结构与一个所述像素单元的位置对应；/n若干第一沟槽隔离结构，位于所述第二衬底中，用于隔离相邻的所述像素单元；/n若干第二沟槽隔离结构，位于每个所述像素单元中，用于在所述像素单元中定义出感光区和读取区。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
第一衬底；
第二衬底，包括若干像素单元，所述第一衬底和所述第二衬底的第一面相对；
若干栅极结构，形成于所述第二衬底且位于所述第一衬底和所述第二衬底之间，且一个所述栅极结构与一个所述像素单元的位置对应；
若干第一沟槽隔离结构，位于所述第二衬底中，用于隔离相邻的所述像素单元；
若干第二沟槽隔离结构，位于每个所述像素单元中，用于在所述像素单元中定义出感光区和读取区。


2.如权利要求1所述的半导体结构，其特征在于，所述第一沟槽隔离结构从所述第二衬底的第一面延伸至第一设定深度，和/或所述第二沟槽隔离结构贯穿所述第二衬底。


3.如权利要求1所述的半导体结构，其特征在于，所述第二衬底中还设置有若干绝缘垫块，一个所述绝缘垫块与一个所述第二沟槽隔离结构的位置对应，所述绝缘垫块从所述第二衬底的第一面延伸至第二设定深度，所述第二沟槽隔离结构从所述第二衬底的第二面延伸至所述第二设定深度，所述第二沟槽隔离结构与所述绝缘垫块共同贯穿所述第二衬底。


4.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括依次堆叠于所述第二衬底的浮栅层、栅介质层及控制栅层，其中，相邻的所述栅极结构的浮栅层通过间隙或通过所述第一沟槽隔离结构彼此绝缘，相邻的所述栅极结构的栅介质层和/或相邻的所述栅极结构的控制栅层彼此连接成一个膜层。


5.如权利要求4所述的半导体结构，其特征在于，相邻的所述栅极结构的浮栅层之间通过间隙实现绝缘，所述栅介质层覆盖所述间隙的侧壁并延伸覆盖所述浮栅层，所述控制栅层填充所述间隙并延伸覆盖所述栅介质层。


6.如权利要求4所述的半导体结构，其特征在于，所述栅极结构两侧的所述第二衬底中还形成有源极和漏极，所述源极和所述漏极均位于所述读取区中；
以及，所述栅极结构与所述第一衬底之间还包括第二介质层，所述第二介质层中形成有若干第一电连接端，所述源极、所述漏极及所述控制栅层与所述第一电连接端对应电连接。


7.如权利要求6所述的半导体结构，其特征在于，所述半导体结构包括器件部分和外围电路部分，所述外围电路部分中具有若干第二电连接端，所述第二电连接端位于所述第二介质层中且经由所述第二衬底的第二面被引出。


8.如权利要求1所述的半导体结构，其特征在于，所述第二沟槽隔离结构的填充材料包括绝缘材料；或者，所述第二沟槽隔离结构的填充材料包括导电材料，所述第二沟槽隔离结构至少位于所述第二衬底中的部分包覆有一绝缘阻挡层，所述第二衬底的第二面形成有背部金属栅，所述第二沟槽隔离结构与所述背部金属栅为一体结构。


9.一种半导体结构的制备方法，其特征在于，包括：
提供第二衬底，所述第二衬底中形成有若干第一沟槽隔离结构，所述第一沟槽隔离结构定义出若干像素单元；
在所述第二衬底的第一面形成若干栅极结构，所述栅极结构与所述像素单元的位置对应；
提供第一衬底，将所述第二衬底的第一面键合在所述第一衬底上；
刻蚀所述第二衬底的第二面，以在所述像素单元中形成定义出感光区和读取区的隔离沟槽，并在所述隔离沟槽中形成第二沟槽隔离结构。


10.如权利要求9所述的半导体结构的制备方法，其特征在于，在所述第二衬底的第一面形成若干栅极结构之前，所述半导体结构的制备方法还包括：
在所述第二衬底中形成若干绝缘垫块，所述绝缘垫块从所述第二衬底的第一面延伸至所述第二衬底内；
以及，将所述绝缘垫块作为刻蚀停止层和/或掩模，刻蚀所述第二衬底的第二面以形成所述隔离沟槽。


11.如权利要求9所述的半导体结构的制备方法，其特征在于，在所述第二衬底中形成若干第一沟槽隔离结构的步骤包括：
所述第二衬底上顺次形成栅氧化层及第一介质层，所述第...

【专利技术属性】
技术研发人员：胡杏，占迪，刘天建，
申请(专利权)人：湖北三维半导体集成制造创新中心有限责任公司，
类型：发明
国别省市：湖北;42