具有不对称源极和漏极结构的集成电路结构制造技术

本公开描述了具有不对称源极和漏极结构的集成电路结构，以及制造具有不对称源极和漏极结构的集成电路结构的方法。例如，集成电路结构包括鳍和位于鳍上方的栅极堆叠体。第一外延源极或漏极结构位于鳍中栅极堆叠体的第一侧的第一沟槽中，第二外延源极或漏极结构位于鳍中栅极堆叠体的第二侧的第二沟槽中，第二外延源极或漏极结构比第一外延源极或漏极结构更深入鳍中。

Integrated circuit structure with asymmetric source and drain structure

【技术实现步骤摘要】
具有不对称源极和漏极结构的集成电路结构
本公开的各实施例涉及集成电路结构和处理领域，特别地，涉及具有不对称源极和漏极结构的集成电路结构，和制造具有不对称源极和漏极结构的集成电路结构的方法。
技术介绍
在过去的几十年中，集成电路中的特征的尺寸已成为不断增长的半导体工业背后的驱动力。缩放到越来越小的特征使得能够在半导体芯片的有限空间上增加功能单元的密度。例如，缩小晶体管尺寸允许在芯片上包含更多数量的存储或逻辑器件，使得制造出具有更大容量的产品。然而，对越来越大容量的驱动并非没有问题。优化每个器件性能的必要性变得越来越重要。在集成电路器件的制作中，随着器件尺寸持续缩小，诸如三栅晶体管的多栅晶体管变得更加普遍。在传统工艺中，三栅晶体管通常制造在体硅衬底或绝缘体上硅衬底上。在一些情况下，体硅衬底是优选的，因为它们的成本较低并且因为它们能够实现不太复杂的三栅制造工艺。在另一个方面，当微电子器件尺寸缩小到低于10纳米(nm)节点时，保持迁移率改进和短沟道控制在器件制造中提出了挑战。用于制造器件的纳米线提供改进的短沟道控制。然而，缩放多栅和纳米本文档来自技高网...

【技术保护点】
1.一种集成电路结构，包括：/n鳍；/n栅极堆叠体，位于所述鳍上方；/n第一外延源极或漏极结构，位于所述鳍中的在所述栅极堆叠体的第一侧的第一沟槽中；和/n第二外延源极或漏极结构，位于所述鳍中的在所述栅极堆叠体的第二侧的第二沟槽中，所述第二外延源极或漏极结构比所述第一外延源极或漏极结构更深入到所述鳍中。/n

【技术特征摘要】
20180928 US 16/147,5381.一种集成电路结构，包括：
鳍；
栅极堆叠体，位于所述鳍上方；
第一外延源极或漏极结构，位于所述鳍中的在所述栅极堆叠体的第一侧的第一沟槽中；和
第二外延源极或漏极结构，位于所述鳍中的在所述栅极堆叠体的第二侧的第二沟槽中，所述第二外延源极或漏极结构比所述第一外延源极或漏极结构更深入到所述鳍中。


2.根据权利要求1所述的集成电路结构，还包括：
第一导电接触结构，在所述第一外延源极或漏极结构的顶部处耦合到所述第一外延源极或漏极结构；和
第二导电接触结构，在所述第二外延源极或漏极结构的底部处耦合到所述第二外延源极或漏极结构。


3.根据权利要求2所述的集成电路结构，其中所述第二导电接触结构是背面接触结构。


4.根据权利要求1、2或3所述的集成电路结构，其中所述第二外延源极或漏极结构具有与所述鳍的底部共面的底部。


5.根据权利要求1、2或3所述的集成电路结构，其中所述第二外延源极或漏极结构是所述集成电路结构的源极区，并且所述第一外延源极或漏极结构是所述集成电路结构的漏极区。


6.根据权利要求1、2或3所述的集成电路结构，其中所述第二外延源极或漏极结构是所述集成电路结构的漏极区，并且所述第一外延源极或漏极结构是所述集成电路结构的源极区。


7.根据权利要求1、2或3所述的集成电路结构，其中所述第一外延源极或漏极结构和所述第二外延源极或漏极结构是压缩应力源极或漏极结构。


8.根据权利要求1、2或3所述的集成电路结构，其中所述第一外延源极或漏极结构和所述第二外延源极或漏极结构是拉伸应力源极或漏极结构。


9.根据权利要求1、2或3所述的集成电路结构，其中所述栅极堆叠体包括高k栅极电介质层和金属栅电极。


10.一种集成电路结构，包括：
位于鳍上方的垂直排布的纳米线；
栅极堆叠体，环绕所述垂直排布的纳米线；
第一外延源极或漏极结构，位于所述垂直排布的纳米线的第一端；和
第二外延源极或漏极结构，位于所述垂直排布的纳米线的第二端，所述第二外延源极或漏极结构沿着所述鳍比所述第一外延源极或漏极结构更深入。


11.根据权利要求10所述的集成电路结构，其中所述第一外延源极或漏极结构不沿着所述鳍。


12.根据权利要求10所述的集成电路结构，其中所述第一外延...

【专利技术属性】
技术研发人员：A·波旺德，R·米恩德鲁，M·博尔，T·加尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US