半导体器件制造技术

本发明专利技术提供了一种半导体器件，包括衬底，所述衬底中形成有定义出有源区的沟槽隔离结构，所述衬底上形成有栅电极，所述栅电极位于所述有源区上并延伸至所述沟槽隔离结构，所述栅电极在所述有源区及所述沟槽隔离结构的交界处具有凸出部，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中心区域上的横向宽度尺寸，进而增加了所述交界处的沟道的长度，降低了水平电场，从而提升器件的性能，同时，由于一个有源区上的两个所述栅电极在所述漏区和所述沟槽隔离结构的交界处不具有凸出部，使对应同一有源区的两个所述栅电极之间的间隔尺寸减小了，从而有利于器件的微缩。

【技术实现步骤摘要】
半导体器件
本专利技术涉及半导体制造
，尤其涉及一种半导体器件。
技术介绍
传统的MOS晶体管通常采用平面栅结构，其栅极结构与沟槽隔离结构具有交叉部分，晶体管在工作时，载流子子从源区迁移至漏区，由于沟槽隔离结构具有俘获高能电子的能力，会使得器件产生翘曲效应(kinkeffect)、双峰I-V曲线或热电子诱导穿通效应(hotelectroninducedpunch-through，HEIP)等，导致器件的性能下降。为了减轻翘曲效应和热电子诱导穿通效应，通常会在栅电极的侧壁上增加一个凸出部，以使栅电极在有源区与沟槽隔离结构交界处的栅长增加，从而减小了水平电场，以抑制翘曲效应和热电子诱导穿通效应，但是对于一个有源区中具有多个晶体管的情况时，栅长的增加会导致器件的面积变大，不利于器件的微缩。
技术实现思路
本专利技术的目的在于提供一种半导体器件，以解决由沟槽隔离结构导致的器件的性能下降等问题。为了达到上述目的，本专利技术提供了一种半导体器件，包括：衬底，所述衬底中形成有若干沟槽隔离结构，所述沟槽隔离结构定义出有源区；以及，栅电极，形成于所述有源区上并延伸至所述沟槽隔离结构，其中，一个所述有源区对应两个所述栅电极，且所述栅电极在所述源区及所述沟槽隔离结构的交界处具有横向凸出的凸出部，所述凸出部的横向凸出方向垂直于所述栅电极的延伸方向，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中间区域的横向宽度尺寸。可选的，所述有源区中形成有两个源区及位于两个所述源区之间的漏区，并且所述源区和所述漏区在平行于所述栅电极的延伸方向上均扩展至所述有源区的边界，两个所述栅电极位于所述源区及所述漏区之间以构成两个晶体管，所述晶体管在所述有源区靠近所述交界处的沟道的长度大于所述晶体管在所述有源区中间区域的沟道的长度。可选的，两个所述栅电极分别位于所述漏区的两侧，并且所述凸出部从所述栅电极背离所述漏区的一侧横向凸出。可选的，所述凸出部在所述交界处还分别往所述有源区中和所述沟槽隔离中延伸，以使所述凸出部的部分位于所述有源区上，另一部分位于所述沟槽隔离结构上。可选的，一个所述有源区对应的两个所述栅电极之间的间隔尺寸小于等于300nm。可选的，所述凸出部在平行于所述栅电极的延伸方向上的宽度尺寸介于70nm-140nm。可选的，所述凸出部的横向宽度尺寸介于100nm-200nm。可选的，所述栅电极对应同一有源区的两个凸出部在平行于所述栅电极的延伸方向上的宽度尺寸不相等。可选的，所述半导体器件应用于集成电路存储器中，所述集成电路存储器包括若干晶体管。在本专利技术提供的半导体器件中，包括衬底，所述衬底中形成有定义出有源区的沟槽隔离结构，所述衬底上形成有栅电极，所述栅电极位于所述有源区上并延伸至所述沟槽隔离结构，所述栅电极在所述有源区及所述沟槽隔离结构的交界处具有凸出部，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中心区域上的横向宽度尺寸，进而增加了所述交界处的沟道的长度，降低了水平电场，从而提升器件的性能，同时，由于一个有源区上的两个所述栅电极在所述漏区及所述沟槽隔离结构的交界处不具有凸出部，使对应同一有源区的两个所述栅电极之间的间隔尺寸减小了，从而有利于器件的微缩。附图说明图1为一种半导体器件的结构示意图；图2为本专利技术实施例提供的第一种半导体器件的结构示意图；图3为本专利技术实施例提供沿图1中A-A’的深度方向剖切得到的剖面示意图；图4为本专利技术实施例提供的第二种半导体器件的结构示意图；图中，附图标记为：1-衬底；11-沟槽隔离结构；11’-沟槽隔离结构；12-有源区；12’-有源区；111-源区；112-漏区；2-栅电极；2’-栅电极；21-凸出部；21’-凸出部；H-栅电极在有源区与沟槽隔离结构的交界处的横向宽度尺寸；L-栅电极在有源区中间区域的横向宽度尺寸；H’-栅电极在有源区与沟槽隔离结构的交界处的横向宽度尺寸；h-凸出部在平行于栅电极的延伸方向上的宽度尺寸；h’-凸出部的横向宽度尺寸。具体实施方式有一种半导体器件如图1所示，所述半导体器件包括衬底，所述衬底中形成有若干沟槽隔离结构11’，所述沟槽隔离结构11’定义出多个有源区12’，每个所述有源区12’均包括两个源区和一漏区，所述衬底上形成有并行排布的栅电极2’，且所述源区和所述漏区位于所述栅电极2’的两侧，所述栅电极与相应的所述有源区相交并延伸至与所述沟槽隔离结构相交，其中，每个所述有源区12’均与两条所述栅电极2’相交，以使两个晶体管共用所述漏区，且所述栅电极2’的两侧在所述有源区及所述沟槽隔离结构的交界处均具有凸出部21’，以使所述栅电极2’在所述有源区与所述沟槽隔离结构的交界处的横向宽度尺寸H’增加，进而使沟道长度增加，以降低水平电场。可以理解的是，由于同一有源区12’对应了两个所述栅电极2’，而每个所述栅电极2’两侧在所述有源区12’及所述沟槽隔离结构11’的交界处均具有凸出部21’，为了保证同一有源区12’的两个所述栅电极2’不互相影响，势必会增大两个所述栅电极2’之间的距离，从而使得形成的半导体器件的面积增大。基于此，本专利技术提供了一种半导体器件，包括衬底，所述衬底中形成有定义出有源区的沟槽隔离结构，所述衬底上形成有栅电极，所述栅电极位于所述有源区上并延伸至所述沟槽隔离结构，所述栅电极在所述有源区及所述沟槽隔离结构的交界处具有凸出部，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中心区域上的横向宽度尺寸，进而增加了所述交界处的沟道长度，降低了水平电场，从而提升器件的性能，同时，由于一个有源区上的两个所述栅电极在所述漏区及所述沟槽隔离结构的交界处不具有凸出部，使对应同一有源区的两个所述栅电极之间的间隔尺寸减小了，从而有利于器件的微缩。下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。图2-图3为本实施提供的半导体器件的结构示意图，所述半导体器件包括：衬底1，所述衬底1中形成有若干沟槽隔离结构11，所述沟槽隔离结构11定义出有源区12；以及，栅电极2，形成于所述有源区12上并延伸至所述沟槽隔离结构11，其中，一个所述有源区12对应两个所述栅电极2，且所述栅电极2在所述源区111及所述沟槽隔离结构11的交界处具有横向凸出的凸出部21，所述凸出部21的横向凸出方向垂直于所述栅电极2的延伸方向，以使所述栅电极2在所述交界处的横向宽度尺寸H大于所述栅电极2位于所述有源区12中间区域的横向宽度尺寸L。具体的，请参阅图2及图3，所述衬底1中形成有沟槽隔离结构11及有源区12，所述沟槽隔离结构11用于隔离相邻的所述有源区12，所述本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n衬底，所述衬底中形成有若干沟槽隔离结构，所述沟槽隔离结构定义出有源区；以及，/n栅电极，形成于所述有源区上并延伸至所述沟槽隔离结构，其中，一个所述有源区对应两个所述栅电极，且所述栅电极在所述源区及所述沟槽隔离结构的交界处具有横向凸出的凸出部，所述凸出部的横向凸出方向垂直于所述栅电极的延伸方向，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中间区域的横向宽度尺寸。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
衬底，所述衬底中形成有若干沟槽隔离结构，所述沟槽隔离结构定义出有源区；以及，
栅电极，形成于所述有源区上并延伸至所述沟槽隔离结构，其中，一个所述有源区对应两个所述栅电极，且所述栅电极在所述源区及所述沟槽隔离结构的交界处具有横向凸出的凸出部，所述凸出部的横向凸出方向垂直于所述栅电极的延伸方向，以使所述栅电极在所述交界处的横向宽度尺寸大于所述栅电极位于所述有源区中间区域的横向宽度尺寸。


2.如权利要求1所述的半导体器件，其特征在于，所述有源区中形成有两个源区及位于两个所述源区之间的漏区，并且所述源区和所述漏区在平行于所述栅电极的延伸方向上均扩展至所述有源区的边界，两个所述栅电极位于所述源区及所述漏区之间以构成两个晶体管，所述晶体管在所述有源区靠近所述交界处的沟道长度大于所述晶体管在所述有源区中间区域的沟道长度。


3.如权利要求2所述的半导体器件，其特征在于，两个所述栅电极分别位于所述漏区的两侧，并且所述凸出部从所述栅电极背离所述漏...

【专利技术属性】
技术研发人员：陈面国，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34