【技术实现步骤摘要】
使用自底向上方法的具有减少填充的沟道结构的全环绕栅极集成电路结构
本公开内容的实施例属于集成电路结构和处理的领域，并且特别是具有减少填充的（depopulated）沟道结构的全环绕栅极集成电路结构，以及制造具有减少填充的沟道结构的全环绕栅极集成电路结构的方法。
技术介绍
在过去的几十年中，集成电路中的特征的缩放是不断发展的半导体行业后面的驱动力。缩放成越来越小的特征使得能够实现在半导体芯片的有限的基板面（realestate）上的增加的功能单元的密度。例如，使晶体管大小收缩允许在芯片上并入增加数量的存储器或逻辑器件，从而导致制造具有增加容量的产品。然而，对于日益更多的容量的驱动并非没有问题。对于优化每个器件的性能的必要性变得越来越显著。在集成电路器件的制造中，随着器件尺寸继续缩减，诸如三栅极晶体管之类的多栅极晶体管已经变得更加普遍。在常规工艺中，三栅极晶体管一般被制造在大块硅衬底或绝缘体上硅衬底上。在一些实例中，大块硅衬底由于其较低成本以及因为它们使能实现不太复杂的三栅极制造工艺而是优选的。在另一方面中，在微...
【技术保护点】
1.一种集成电路结构，其包括：/n在衬底上方的纳米线的第一垂直布置和纳米线的第二垂直布置，所述纳米线的第一垂直布置具有比所述纳米线的第二垂直布置更大数量的纳米线，所述纳米线的第一垂直布置具有与所述纳米线的第二垂直布置的最上面的纳米线共面的最上面的纳米线，以及所述纳米线的第一垂直布置具有在所述纳米线的第二垂直布置中的最底部的纳米线下方的最底部的纳米线；/n在所述纳米线的第一垂直布置之上的第一栅极堆叠；以及/n在所述纳米线的第二垂直布置之上的第二栅极堆叠。/n
【技术特征摘要】 【专利技术属性】
20180928 US 16/1468001.一种集成电路结构，其包括：
在衬底上方的纳米线的第一垂直布置和纳米线的第二垂直布置，所述纳米线的第一垂直布置具有比所述纳米线的第二垂直布置更大数量的纳米线，所述纳米线的第一垂直布置具有与所述纳米线的第二垂直布置的最上面的纳米线共面的最上面的纳米线，以及所述纳米线的第一垂直布置具有在所述纳米线的第二垂直布置中的最底部的纳米线下方的最底部的纳米线；
在所述纳米线的第一垂直布置之上的第一栅极堆叠；以及
在所述纳米线的第二垂直布置之上的第二栅极堆叠。
2.根据权利要求1所述的集成电路结构，其中所述纳米线的第一垂直布置的纳米线具有与所述纳米线的第二垂直布置的纳米线的水平宽度相同的水平宽度。
3.根据权利要求1所述的集成电路结构，其中所述纳米线的第一垂直布置的纳米线的水平宽度大于所述纳米线的第二垂直布置的纳米线的水平宽度。
4.根据权利要求1所述的集成电路结构，其中所述纳米线的第一垂直布置的纳米线的水平宽度小于所述纳米线的第二垂直布置的纳米线的水平宽度。
5.根据权利要求1、2、3或4所述的集成电路结构，进一步包括：
在所述纳米线的第一垂直布置的末端处的第一外延源极或漏极结构；以及
在所述纳米线的第二垂直布置的末端处的第二外延源极或漏极结构。
6.根据权利要求5所述的集成电路结构，其中所述第一和第二外延源极或漏极结构是分立的第一和第二外延源极或漏极结构。
7.根据权利要求5所述的集成电路结构，其中所述第一和第二外延源极或漏极结构是非分立的第一和第二外延源极或漏极结构。
8.根据权利要求5所述的集成电路结构，其中所述第一栅极堆叠具有电介质侧壁间隔件，并且所述第一外延源极或漏极结构是在所述第一栅极堆叠的电介质侧壁间隔件下方延伸的第一嵌入外延源极或漏极结构，并且其中所述第二栅极堆叠具有电介质侧壁间隔件，并且所述第二外延源极或漏极结构是在所述第二栅极堆叠的电介质侧壁间隔件下方延伸的第二嵌入外延源极或漏极结构。
9.根据权利要求5所述的集成电路结构，进一步包括：
第一对导电接触结构，其耦合到所述第一外延源极或漏极结构；以及
第二对导电接触结构，其耦合到所述第二外延源极或漏极结构。
技术研发人员：DM克拉姆，B古哈，L古勒，T加尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。