线路化电容结构制造技术

一种线路化电容结构，包括：绝缘体、贯穿该绝缘体的第一导电通孔与第二导电通孔、嵌埋于该绝缘体中且电性连接该第二导电通孔的第一线路层、嵌埋于该绝缘体中且电性连接该第一导电通孔或第二导电通孔的第二线路层、设于该绝缘体上且电性连接该第一导电通孔或空间隔离该第一导电通孔的第三线路层、以及设于该绝缘体上且电性连接该第一导电通孔或第二导电通孔的第四线路层，以经由线路化设计以令该线路化电容结构作为直流阻流器，进而提供电子产品静电防护。

【技术实现步骤摘要】
线路化电容结构
本专利技术有关一种电容结构，尤指一种线路化电容结构。
技术介绍
随着近年来移动通讯装置(如智能手机、平板等)的发展，移动通讯装置已可采用无线充电方式进行充电，其中，该移动通讯装置或充电座中的电容作为直流阻流器(DCblock)，以抵抗静电放电(ElectrostaticDischarge，简称ESD)，避免瞬间的大电压的静电破坏电路。目前该移动通讯装置或充电座中大多采用积层陶瓷电容(Multi-layerCeramicCapacitor，简称MLCC)，因其具有低成本、大电容值及技术成熟等优点。然而，悉知积层陶瓷电容中，因其尺寸的特性，使其崩溃电压(breakdownvoltage)难以增大(最大约3KV)，故当超过最大承受电压的静电进入该积层陶瓷电容中时，容易造成该积层陶瓷电容毁损。因此，如何克服上述悉知技术的问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述悉知技术的缺失，本专利技术提供一种线路化电容结构，以提供电子产品静电防护。本专利技术的线路化电容结构包括：绝缘体；第一导电通孔，其贯穿该绝缘体；第二导电通孔，其贯穿该绝缘体；第一线路层，其嵌埋于该绝缘体中且电性连接该第二导电通孔；第二线路层，其嵌埋于该绝缘体中且电性连接该第一或第二导电通孔；第三线路层，其设于该绝缘体上且接触连接该第一导电通孔或空间隔离该第一导电通孔；以及第四线路层，其设于该绝缘体上且电性连接该第一或第二导电通孔。前述的线路化电容结构中，该绝缘体包含一具有相对第一表面与第二表面的绝缘层、设于该绝缘层的第一表面上的第一介电层、及设于该绝缘层的第二表面上的第二介电层。具体地，该第一线路层设于该绝缘层的第一表面与该第一介电层之间，该第三线路层设于该第一介电层上，该第二线路层设于该绝缘层的第二表面与该第二介电层之间，且该第四线路层设于该第二介电层上。例如，形成该第一及/或第二介电层的材质包含二氧化铝、三氧化二铝或钛酸钡。于一实施例中，该绝缘层所包含的材质与该第一及/或第二介电层所包含的材质为相同，但该绝缘层所包含的材质的比例与该第一及/或第二介电层所包含的材质的材质的比例为不相同。或者，该绝缘层所包含的材质与该第一及/或第二介电层所包含的材质为不相同。于一实施例中，该线路化电容结构呈并联状态，且该第一及/或第二介电层的介电系数于1MHz下为4.4。或者，该线路化电容结构呈并联状态，且该第一及/或第二介电层的崩溃电压为5KV。于一实施例中，该线路化电容结构呈串联状态，且该第一及/或第二介电层的介电系数于1MHz下为10。或者，该线路化电容结构呈串联状态，且该第一及/或第二介电层的崩溃电压为2.5KV～3.5KV。前述的线路化电容结构中，该第二线路层电性连接该第一导电通孔，该第三线路层接触连接该第一导电通孔，该第四线路层电性连接该第二导电通孔，以令该第一至第四线路层及该第一至第二导电通孔作为并联式电容配置。例如，该第二线路层、第三线路层及第一导电通孔作为第一电极，且该第一线路层、第四线路层及第二导电通孔作为第二电极。进一步，该第一电极为正极，且该第二电极为负极。或者，该第一电极为负极，且该第二电极为正极。前述的线路化电容结构中，该第二线路层电性连接该第二导电通孔，该第三线路层空间隔离该第一导电通孔，该第四线路层电性连接该第一导电通孔，以令该第一至第四线路层及该第一至第二导电通孔作为串联式电容配置。例如，该第二线路层及第三线路层作为第一电极，且该第一线路层及第四线路层作为第二电极，其中，该第一线路层与该第三线路层相互感应，且该第二线路层与该第四线路层相互感应。进一步，该第三线路层用于电性连接电源端，且该第一导电通孔用于连接接地端；或者，该第三线路层用于电性连接接地端，且该第一导电通孔用于连接电源端。由上可知，本专利技术的线路化电容结构，主要经由线路化设计以利于作为直流阻流器，因而能用于电子产品的静电防护，且可依需求设计为并联式或串联式，以利于绝缘体的材料选择的弹性化。附图说明图1为电子封装件采用具有本专利技术的线路化电容结构的封装基板的剖面示意图。图2为本专利技术的线路化电容结构的第一实施例的剖面示意图。图3为本专利技术的线路化电容结构的第二实施例的剖面示意图。符号说明1电子封装件10封装基板11电子元件110焊线12,2,3线路化电容结构2a绝缘体20绝缘层20a第一表面20b第二表面21a第一导电通孔21b第二导电通孔210绝缘材22a第一线路层22b,32b第二线路层23a,33a第三线路层23b,33b第四线路层24a第一介电层24b第二介电层P1,A第一电极P2,B第二电极。具体实施方式以下经由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“第三”、“第四”及“一”等用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。图1为电子封装件1采用具有本专利技术的线路化电容结构12的封装基板10的剖面示意图。如图1所示，该电子封装件1包括封装基板10及一设于该封装基板10上的电子元件11。所述的封装基板10为如具有核心层与线路结构的形态、无核心层(coreless)的线路结构或以重布线路层(redistributionlayer，简称RDL)制程制作该些线路层的形态，但不限于上述。该封装基板10具有多个线路层(图未示)及线路化电容结构12，所述的电子元件11设于该封装基板10上。于本实施例中，该电子元件11为主动元件、被动元件或其二者组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。例如，该电子元件11经由多个如焊锡材料的导电凸块(图未示)以覆晶方式设于该线路层上并电性连接该线路层；或者，该电子元件11可经由多个焊线110以打线方式电性连接该线路层。然而，有关该电子元件11电性连接该封装基板10的方式不限于上述。图2为本专利技术的线路化电容结构2的第一实施例的剖面示意图。于本实施例中，该线路化电容结构2呈并联状态。如图2所示，所述的线路化电容结构2包括：一绝缘体2a、一贯穿该绝缘体2a的第一导电通孔21a、一贯穿该绝缘体2a的第二导电通孔21b、一嵌埋于该绝缘体2a中的第一线路本文档来自技高网...

【技术保护点】
1.一种线路化电容结构，其特征在于，包括：/n绝缘体；/n第一导电通孔，其贯穿该绝缘体；/n第二导电通孔，其贯穿该绝缘体；/n第一线路层，其嵌埋于该绝缘体中且电性连接该第二导电通孔；/n第二线路层，其嵌埋于该绝缘体中且电性连接该第一导电通孔或第二导电通孔；/n第三线路层，其设于该绝缘体的一表面上且接触连接该第一导电通孔或空间隔离该第一导电通孔；以及/n第四线路层，其设于该绝缘体的另一表面上且电性连接该第一导电通孔或第二导电通孔。/n

【技术特征摘要】
20180921 TW 1071334141.一种线路化电容结构，其特征在于，包括：
绝缘体；
第一导电通孔，其贯穿该绝缘体；
第二导电通孔，其贯穿该绝缘体；
第一线路层，其嵌埋于该绝缘体中且电性连接该第二导电通孔；
第二线路层，其嵌埋于该绝缘体中且电性连接该第一导电通孔或第二导电通孔；
第三线路层，其设于该绝缘体的一表面上且接触连接该第一导电通孔或空间隔离该第一导电通孔；以及
第四线路层，其设于该绝缘体的另一表面上且电性连接该第一导电通孔或第二导电通孔。


2.根据权利要求1所述的线路化电容结构，其特征在于，该绝缘体包含一具有相对第一表面与第二表面的绝缘层、设于该绝缘层的第一表面上的第一介电层、及设于该绝缘层的第二表面上的第二介电层。


3.根据权利要求2所述的线路化电容结构，其特征在于，该第一线路层设于该绝缘层与该第一介电层之间，该第三线路层设于该第一介电层上，该第二线路层设于该绝缘层与该第二介电层之间，且该第四线路层设于该第二介电层上。


4.根据权利要求2所述的线路化电容结构，其特征在于，形成该第一介电层及/或第二介电层的材质包含二氧化铝、三氧化二铝或钛酸钡。


5.根据权利要求2所述的线路化电容结构，其特征在于，该绝缘层所包含的材质与该第一介电层及/或第二介电层所包含的材质为相同。


6.根据权利要求5所述的线路化电容结构，其特征在于，该绝缘层所包含的材质的比例与该第一介电层及/或第二介电层所包含的材质的比例为不同。


7.根据权利要求2所述的线路化电容结构，其特征在于，该绝缘层所包含的材质与该第一介电层及/或第二介电层所包含的材质为不同。


8.根据权利要求2所述的线路化电容结构，其特征在于，该线路化电容结构呈并联状态，且该第一介电层及/或第二介电层的介电系数于1MHz下为4.4。


9.根据权利要求2所述的线路化电容结构，其特征在于，该线路化电容结构呈并联状态，且该第一介电层及/或第二介电层的崩溃电压为5K...

【专利技术属性】
技术研发人员：卢盈维，方柏翔，陈冠达，江东昇，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71