【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术的实施方式涉及一种半导体装置及其制造方法。
技术介绍
为了半导体装置的大容量化或高性能化，有将形成着相同种类或不同种类的半导体电路的多个器件贴合的技术。通过器件的贴合，例如，半导体装置的存储容量变大。另外，例如，减少半导体电路间的配线延迟或电阻损耗，半导体装置高性能化。当在器件的上表面及下表面的各者贴合其他器件的情况下，必须在器件的正面及背面形成用来将器件间电连接的电极。业者期望用来将器件间电连接的电极构造不妨碍半导体装置的芯片尺寸的缩小。
技术实现思路
本专利技术的实施方式提供一种具有适合于芯片尺寸的缩小的电极构造的半导体装置及其制造方法。实施方式的半导体装置具备：第1半导体电路层，具有第1导电层；第2半导体电路层，具有第2导电层；以及第3半导体电路层，设置在所述第1半导体电路层与所述第2半导体电路层之间，且具有与所述第1导电层相接的第3导电层、与所述第2导电层相接的第4导电层、及将所述第3导电层与所述第4导电层电连接且与所述第3导电层相接的第5...
【技术保护点】
1.一种半导体装置，具备：/n第1半导体电路层，具有第1导电层；/n第2半导体电路层，具有第2导电层；以及/n第3半导体电路层，设置在所述第1半导体电路层与所述第2半导体电路层之间，且具有与所述第1导电层相接的第3导电层、与所述第2导电层相接的第4导电层、及将所述第3导电层与所述第4导电层电连接且与所述第3导电层相接的第5导电层；/n所述第5导电层的宽度比所述第3导电层的宽度窄。/n
【技术特征摘要】
1.一种半导体装置，具备：
第1半导体电路层，具有第1导电层；
第2半导体电路层，具有第2导电层；以及
第3半导体电路层，设置在所述第1半导体电路层与所述第2半导体电路层之间，且具有与所述第1导电层相接的第3导电层、与所述第2导电层相接的第4导电层、及将所述第3导电层与所述第4导电层电连接且与所述第3导电层相接的第5导电层；
所述第5导电层的宽度比所述第3导电层的宽度窄。
2.根据权利要求1所述的半导体装置，其中所述第3导电层的材质与所述第5导电层的材质不同。
3.根据权利要求1所述的半导体装置，其中所述第1导电层、所述第2导电层、所述第3导电层、所述第4导电层包含铜(Cu)。
4.根据权利要求1所述的半导体装置，其中所述第5导电层包含钨。
5.根据权利要求1所述的半导体装置，其中所述第5导电层包含与所述第3导电层相接的金属氮化膜。
6.根据权利要求1所述的半导体装置，其中所述第3半导体电路层具有积层着多个存储单元的三维构造的存储单元阵列。
7.根据权利要求1所述的半导体装置，其中所述第2半导体电路层具有MISFET。
8.根据权利要求6所述的半导体装置，其中所述第2半导体电路层具有所述存储单元阵列的周边电路。
9.根据权利要求6所述的半导体装置，其中于所述第3导电层与所述存储单元阵列之间具有包含氮的绝缘层。
10.根据权利要求1所述的半导体装置，其中所述第1半导体电路层还具备：多晶半导体层，包含硅；及第6导电层，设置在所述第1导电层与所述多晶半导体层之间，电连接在所述第1导电层，且与所述多晶半导体层相接；所述第6导电层的宽度比所述多晶半导体层的宽度窄。
11.一种半导体装置的制造方法，将具有半导体基板、所述半导体基板之上的绝缘层、所述绝缘层之上的牺牲层、设置在与所述半导体基板为相反侧的表面的第1导电层、以及与所述牺牲层相接...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。