半导体结构及其制造方法技术

本发明专利技术公开了一种半导体结构及其制造方法，形成半导体结构的制造方法，包含在基板上形成电晶体；在基板上形成导电结构，使得导电结构的第一端与晶体管的栅极电性连接，而导电结构的第二端与基板电性连接；提供多个偏压至晶体管的栅极与晶体管的多个源极或漏极结构；确认导电结构的第一端与第二端是否电性连接；根据确认步骤，产生第一结果，第一结果指示第一端与第二端为电性连接；以及根据第一结果，判断导电结构可作为天线。借此，可以确认导电结构是否有达到临界尺寸，同时导电结构亦可作为排除静电荷的安全路径。

Semiconductor structure and manufacturing method

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术是关于一种半导体结构及其制造方法。
技术介绍
一般而言，形成多个集成电路晶片在半导体基板(晶圆)上的方法是通过执行半导体薄膜沉积制程，其中这些薄膜之间具有不同特性。在形成集成电路晶片之后，晶圆被切割成独立个体。集成电路晶片之间有许多空间。也就是说，这些形成在集成电路晶片之间的空间是用于切割。这些空间可称为切割线区域。构成集成电路晶片的元件并不会形成在切割线区域。为了评估构成集成电路晶片的元件的电性，一个量测元件的预先设计图案或是测试元件(亦可称为测试元件组(testelementgroup；TEG))会先形成再切割线区域上。测试元件组可以用来确认这些测试元件是否适合形成在集成电路晶片上。由于测试元件组与晶圆上的集成电路晶片是通过相同的工艺来制造，故测试元件组的电性与集成电路晶片的元件是相同的。故，经由量测测试元件组，集成电路晶片元件的特性可以正确地被推断。一旦元件特性被量测，测试元件组就没有留下来的价值。故测试元件组可以做为晶圆上的牺牲区域。因此，测试元件组可以形成在晶圆上的切割线区域，以避免减本文档来自技高网...

【技术保护点】
1.一种形成半导体结构的制造方法，其特征在于，包含：/n在基板上形成晶体管；/n在所述基板上形成导电结构，使得所述导电结构的第一端与所述晶体管的栅极电性连接，而所述导电结构的第二端与所述基板电性连接；/n提供多个偏压至所述晶体管的所述栅极与所述晶体管的多个源极或漏极结构；/n确认所述导电结构的所述第端与所述第二端是否电性连接；/n根据所述确认步骤，产生第一结果，所述第一结果指示所述第一端与所述第二端为电性连接；以及/n根据所述第一结果，判断所述导电结构能作为天线。/n

【技术特征摘要】
20180920 US 16/136,2741.一种形成半导体结构的制造方法，其特征在于，包含：
在基板上形成晶体管；
在所述基板上形成导电结构，使得所述导电结构的第一端与所述晶体管的栅极电性连接，而所述导电结构的第二端与所述基板电性连接；
提供多个偏压至所述晶体管的所述栅极与所述晶体管的多个源极或漏极结构；
确认所述导电结构的所述第端与所述第二端是否电性连接；
根据所述确认步骤，产生第一结果，所述第一结果指示所述第一端与所述第二端为电性连接；以及
根据所述第一结果，判断所述导电结构能作为天线。


2.如权利要求1所述的制造方法，其特征在于，所述晶体管及所述导电结构形成于所述基板的测试元件组上。


3.如权利要求1所述的方法，其特征在于，还包含：
根据所述确认步骤，产生第二结果，所述第二结果指示所述第一端与所述第二端为非电性连接；
根据所述第二结果，量测所述导电结构与所述栅极电性连接的一部分的面积；以及
确认所述导电结构的所述部分的所述量测面积与所述栅极的面积的比例是否落在安全范围内。


4.如权利要求3所述的制造方法，其特征在于，量测所述导电结构与所述栅极电性连接的所述部分的所述面积包括使用电子显微技术产生影像。

...

【专利技术属性】
技术研发人员：杨仓博，饶瑞修，黄崇勳，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71