半导体制造方法及晶圆检查方法技术

本发明专利技术提供一种可对应于集成电路的高密度化的半导体制造方法。本发明专利技术的一方式所涉及的半导体制造方法具备如下工序：与具有多个芯片形成区域的晶圆的各芯片形成区域对应而形成：记忆胞；光电二极管，其输出对应于所输入的光信号的电信号；及信号处理电路，其基于自光电二极管输出的电信号而产生逻辑信号并将该逻辑信号输出至记忆胞；在形成的工序之后，将用于记忆胞的动作确认的泵浦光向光电二极管输入，检查记忆胞的动作状态；及在检查的工序之后，按每个芯片形成区域进行切割。

Semiconductor manufacturing method and wafer inspection method

【技术实现步骤摘要】
【国外来华专利技术】半导体制造方法及晶圆检查方法
本专利技术的一方式涉及半导体制造方法及晶圆检查方法。
技术介绍
半导体的制造工序中，在半导体晶圆上形成电路后，检查该电路的动作状态，判定芯片(更正确来说，切割后成为芯片的区域)良好与否。电路的动作状态的检查例如通过探测进行。在探测中，通过使销与半导体晶圆上的电路的端子接触，自销对端子输入电信号，而检查电路的动作状态(例如参照专利文献1)。现有技术文献专利文献专利文献1：日本特开2006-261218号公报
技术实现思路
专利技术所要解决的问题近年来，随着集成电路的大容量化、高密度化，而配线规则的高密度化进展，半导体晶圆的每1芯片的电路数增加，与此相应，每1芯片的端子数增加。对这样的半导体晶圆进行上述探测的情况下，因销的数量增加，而导致使销与电路的端子接触时的按压力(对半导体晶圆的按压力)增大。由此，有导致对半导体晶圆造成损坏的担忧。本专利技术的一方式鉴于上述实际情况而完成，其目的在于，提供一种可对应于集成电路的高密度化的半导体制造方法及晶圆检查方法本文档来自技高网...

【技术保护点】
1.一种半导体制造方法，其特征在于，/n具备：/n与具有多个芯片形成区域的半导体晶圆的各芯片形成区域对应而形成内部电路、受光元件及信号处理电路的工序，所述受光元件输出对应于所输入的光信号的电信号，所述信号处理电路基于自所述受光元件输出的所述电信号产生逻辑信号并将该逻辑信号输出至所述内部电路；/n在所述形成的工序之后，将用于所述内部电路的动作确认的第1光信号向所述受光元件输入，检查所述内部电路的动作状态的工序；及/n在所述检查的工序之后，按每个所述芯片形成区域进行切割的工序。/n

【技术特征摘要】
【国外来华专利技术】20170718 JP 2017-1393011.一种半导体制造方法，其特征在于，
具备：
与具有多个芯片形成区域的半导体晶圆的各芯片形成区域对应而形成内部电路、受光元件及信号处理电路的工序，所述受光元件输出对应于所输入的光信号的电信号，所述信号处理电路基于自所述受光元件输出的所述电信号产生逻辑信号并将该逻辑信号输出至所述内部电路；
在所述形成的工序之后，将用于所述内部电路的动作确认的第1光信号向所述受光元件输入，检查所述内部电路的动作状态的工序；及
在所述检查的工序之后，按每个所述芯片形成区域进行切割的工序。


2.如权利要求1所述的半导体制造方法，其特征在于，
在所述形成的工序中，使所述受光元件及所述信号处理电路与所述芯片形成区域对应而形成于该芯片形成区域外。


3.如权利要求1所述的半导体制造方法，其特征在于，
在所述形成的工序中，使所述受光元件及所述信号处理电路与所述芯片形成区域对应而形成于该芯片形成区域内。


4.如权利要求1～3中任一项所述的半导体制造方法，其特征在于，
在所述形成的工序中，与所述芯片形成区域对应而还形成自所述内部电路输出输出信号的输出端子，
在所述检查的工序中，通过将第2光信号输入至对应于所述输出端子的区域，从而检测对应于根据所述逻辑信号向所述内部电路的输入而自所述输出端子输出的输出信号的信号，检查所述内部电路的动作状态。


5.如权利要求4所述的半导体制造方法，其特征在于，
在所述形成的工序中，对应于所述芯片形成区域而还形成开关部，该开关部电连接于所述输出端子，且在输入光信号的期间输出对应于所述输出信号的信号，
在所述检查的工序中，一边使作为与所述第1光信号同步的脉冲光的第2光信号相对于所述第1光信号向所述受光元件的输入时序的延迟时间变化，一边将该第2光信号向所述开关部反复地输入，而检测自所述开关部输出的对应于所述输出信号的信号。


6.如权利要求4所述的半导体制造方法，其特征在于，
在所述检查的工序中，在所述输出端子上配置非线性光学结晶，对该非线性光学结晶输入所述第2光信号，将来自该...

【专利技术属性】
技术研发人员：中村共则，须山本比吕，高桥宏典，
申请(专利权)人：浜松光子学株式会社，
类型：发明
国别省市：日本;JP