提供掉电模式的半导体器件及使用其控制掉电模式的方法技术

一种半导体器件，包括电源开关控制信号生成电路。电源开关控制信号生成电路被配置为基于复位操作和掉电模式生成用于控制电源电压的供应的电源开关控制信号。

A semiconductor device providing a power down mode and a method of using it to control the power down mode

【技术实现步骤摘要】
提供掉电模式的半导体器件及使用其控制掉电模式的方法相关申请的交叉引用本申请要求2018年9月20日提交的申请号为10-2018-0113300的韩国申请的优先权，该申请通过引用整体合并于此。
本公开的实施例总体涉及半导体器件和控制半导体器件的方法，更具体地，涉及提供掉电模式的半导体器件和使用半导体器件控制掉电模式的方法。
技术介绍
半导体器件例如动态随机存取存储器(DRAM)器件已被设计为以低功耗和大单元容量高速操作。因此，大多数半导体器件可以被设计为提供掉电模式，其在不传输数据时最小化驱动电流。在掉电模式中，半导体器件可以中断电源电压或时钟信号的输入以减少其功耗。
技术实现思路
根据实施例，半导体器件包括操作时段信号生成电路和电源开关控制信号生成电路。操作时段信号生成电路基于掉电进入信号和复位信号生成操作时段信号和反相操作时段信号。在掉电模式被激活时，电源开关控制信号生成电路基于复位信号和反相操作时段信号生成用于控制电源电压的供应的电源开关控制信号。根据实施例，半导体器件包括电源开关控制信号生成电路和掉电控制信号生成电路。在复位操作被执行而激活掉电模式时，电源开关控制信号生成电路生成电源开关控制信号用于保持电源电压的供应。掉电控制信号生成电路在掉电模式下使缓冲电路去激活，并在掉电模式终止时生成用于激活缓冲电路的掉电控制信号。根据一个实施例，提供了一种控制半导体器件的掉电模式的方法。该方法包括：当执行复位操作而激活掉电模式时，使缓冲电路去激活并保持向逻辑电路供应电源电压。该方法还包括在掉电模式终止时激活缓冲电路。根据一个实施例，一种半导体器件包括：电源开关控制信号生成电路，其被配置为当执行复位操作而激活第一掉电模式时生成电源开关控制信号；以及操作电路，其被配置为接收电源开关控制信号、以及当电源开关控制信号为第一逻辑电平时提供电源电压，并且当电源开关控制信号为第二逻辑电平时，中断电源电压。附图说明图1是示出根据本公开的实施例的半导体器件的框图。图2是示出图1的半导体器件中包括的掉电进入信号生成电路的示例的电路图。图3是示出图1的半导体器件中包括的操作时段信号生成电路的示例的电路图。图4是示出图1的半导体器件中包括的掉电控制信号生成电路的示例的电路图。图5是示出图1的半导体器件中包括的缓冲电路的示例的电路图。图6是示出图1的半导体器件中包括的电源开关控制信号生成电路的示例的电路图。图7是示出图1的半导体器件中包括的操作电路的示例的电路图。图8是说明图1至图7中所示的半导体器件的操作的时序图。图9是说明图1至图7中所示的半导体器件的操作的流程图。图10是示出根据本公开另一实施例的半导体器件的框图。图11是示出采用图1至图10中所示的至少一个半导体器件的电子系统的配置的框图。具体实施方式以下将参考附图描述本公开的各种实施例。然而，这里描述的实施例仅用于说明目的，并不旨在限制本公开的范围。如图1中所示，根据实施例的半导体器件1可以包括命令解码器11、掉电进入信号生成电路12、操作时段信号生成电路13、掉电控制信号生成电路14、缓冲电路15、电源开关控制信号生成电路16和操作电路17。命令解码器11可以解码命令CMD<1：L>以生成模式寄存器写入命令EMRW和掉电命令PDEB。模式寄存器写入命令EMRW可以被生成为执行模式寄存器写入操作。掉电命令PDEB可以被生成为使半导体器件1处于掉电模式。根据实施例，可以使用不同的方式生成模式寄存器写入命令EMRW。例如，可以生成模式寄存器写入命令EMRW以包括具有逻辑“高”电平的脉冲。可以将用于生成模式寄存器写入命令EMRW的命令CMD<1：L>的逻辑电平组合设置为根据实施例而不同。可以使用根据实施例而不同的方式生成掉电命令PDEB。例如，可以生成掉电命令PDEB以包括具有逻辑“低”电平的脉冲。可以将用于生成掉电命令PDEB的命令CMD<1：L>的逻辑电平组合设置为根据实施例而不同。命令CMD<1：L>中包括的比特位的数量“L”可以被设置为根据实施例而是不同的(其中，“L”表示自然数)。掉电进入信号生成电路12可以基于掉电命令PDEB和复位信号RSTB生成掉电进入信号PD_ENT。如果生成掉电命令PDEB以使半导体器件1进入掉电模式、或者生成复位信号RSTB以执行复位操作，则掉电进入信号生成电路12可以生成掉电进入信号PD_ENT。可以执行复位操作以在将电源电压VDD首次施加到半导体器件1的初始阶段执行用于设置半导体器件1中的内部节点的逻辑电平的初始化操作。根据实施例，可以使用不同的方式生成复位信号RSTB。例如，可以生成复位信号RSTB以包括具有逻辑“低”电平的脉冲。可以生成掉电进入信号PD_ENT以用于激活掉电模式或用于执行复位操作。根据实施例，可以使用不同的方式生成掉电进入信号PD_ENT。例如，可以生成掉电进入信号PD_ENT以包括具有逻辑“高”电平的脉冲。稍后将参考后面的图2描述掉电进入信号生成电路12的配置和操作。操作时段信号生成电路13可以生成操作时段信号CSE并且基于掉电进入信号PD_ENT、复位信号RSTB、芯片选择信号CS、和操作时段信号CSE生成反相操作时段信号CSEB。如果在掉电模式下生成掉电进入信号PD_ENT，则操作时段信号生成电路13可以生成操作时段信号CSE。如果生成复位信号RSTB以执行复位操作，则操作时段信号生成电路13可以生成具有第一逻辑电平的操作时段信号CSE和具有第二逻辑电平的反相操作时段信号CSEB。如果芯片选择信号CS跳变以退出掉电模式，则操作时段信号生成电路13可以生成具有第二逻辑电平的操作时段信号CSE和具有第一逻辑电平的反相操作时段信号CSEB。芯片选择信号CS可以由与半导体器件1分开的存储器控制器(图11的1002)提供。如果选择包括半导体器件1的芯片，则可以生成芯片选择信号CS。在一个实施例中，操作时段信号CSE的第一逻辑电平可以被设置为逻辑“低”电平，并且操作时段信号CSE的第二逻辑电平可以被设置为逻辑“高”电平。然而，在一些其他实施例中，可以不同地设置操作时段信号CSE的第一和第二逻辑电平。稍后将参考后面的图3描述操作时段信号生成电路13的配置和操作。掉电控制信号生成电路14可以缓冲操作时段信号CSE以生成掉电控制信号PWDDB。可以生成掉电控制信号PWDDB以具有与操作时段信号CSE相同的逻辑电平。在一些实施例中，可以生成掉电控制信号PWDDB以具有与操作时段信号CSE的逻辑电平不同的逻辑电平。稍后将参考图4描述掉电控制信号生成电路14的配置和操作。缓冲电路15可以基于掉电控制信号PWDDB来缓冲输入信号SIN，以生成输出信号SOUT。如果掉电控制信号PWDDB具有第二逻辑电平，则缓冲电路15可以激活缓冲所述输入信号SIN的操作。如果掉电控制信号PWDDB具有第一逻辑电平，本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n操作时段信号生成电路，其被配置为基于掉电进入信号和复位信号生成操作时段信号；以及/n电源开关控制信号生成电路，其被配置为：当掉电模式被激活时，基于所述复位信号和所述操作时段信号生成用于控制电源电压的供应的电源开关控制信号。/n

【技术特征摘要】
20180920 KR 10-2018-01133001.一种半导体器件，包括：
操作时段信号生成电路，其被配置为基于掉电进入信号和复位信号生成操作时段信号；以及
电源开关控制信号生成电路，其被配置为：当掉电模式被激活时，基于所述复位信号和所述操作时段信号生成用于控制电源电压的供应的电源开关控制信号。


2.如权利要求1所述的半导体器件，
其中，当生成掉电命令以激活掉电模式、或生成所述复位信号以执行复位操作时，生成所述掉电进入信号，以及
其中，所述复位操作激活所述掉电模式。


3.如权利要求2所述的半导体器件，其中所述掉电命令是通过将命令解码而生成的。


4.如权利要求1所述的半导体器件，其中所述掉电进入信号是在外部控制信号被输入到所述半导体器件以激活所述掉电模式时生成的。


5.如权利要求1所述的半导体器件，其中，当发生芯片选择信号的电平转变时，所述操作时段信号生成电路生成所述操作时段信号以退出掉电模式。


6.如权利要求5所述的半导体器件，
其中，当生成所述掉电进入信号或生成所述复位信号时，所述操作时段信号具有第一逻辑电平；以及
其中，当所述芯片选择信号的电平转变在所述复位信号被生成之后发生时，所述操作时段信号具有第二逻辑电平。


7.如权利要求1所述的半导体器件，其中，当所述半导体器件在模式寄存器写入命令被生成之后通过掉电命令进入所述掉电模式时，所述电源开关控制信号生成电路生成用于中断所述电源电压的供应的电源开关控制信号。


8.如权利要求7所述的半导体器件，其中所述模式寄存器写入命令是通过将命令解码而生成的。


9.如权利要求1所述的半导体器件，其中，当所述半导体器件在外部控制信号被输入之后进入所述掉电模式时，所述电源开关控制信号生成电路生成用于中断所述电源电压的供应的电源开关控制信号。


10.如权利要求1所述的半导体器件，其进一步包括掉电控制信号生成电路，所述掉电控制信号生成电路被配置为在所述掉电模式中生成掉电控制信号用于使所述缓冲电路去激活，并且被配置为当掉电模式终止时生成所述掉电控制信号用于使所述缓冲电路激活。


11.如权利要求1所述的半导体器件，其中，在生成所述复位信号以激活所述掉电模式时，所述电源开关控制信号生成电路...

【专利技术属性】
技术研发人员：金雄来，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR