用于向包含易失性存储器单元的半导体芯片供应电力供应电压的设备制造技术

本申请案涉及一种用于将电力供应电压供应到包含易失性存储器单元的半导体芯片的设备。本文公开一种设备，其包含：第一半导体芯片，所述第一半导体芯片包含存储器单元阵列，其具有易失性存储器单元和存取控制电路，所述存取控制电路经配置以对所述易失性存储器单元执行刷新操作；以及第二半导体芯片，其包含电力产生器，所述电力产生器经配置以将第一电力供应电压供应到所述第一半导体芯片。所述存取控制电路经配置以在所述刷新操作期间激活第一启用信号。所述第二半导体芯片经配置以基于所述第一启用信号来改变所述电力产生器的能力。

Device for supplying power supply voltage to a semiconductor chip including a volatile memory unit

【技术实现步骤摘要】
用于向包含易失性存储器单元的半导体芯片供应电力供应电压的设备
本专利技术涉及存储器装置，更具体地说，涉及例如用从电力管理IC供应的电力供应电压来操作的DRAM等存储器装置。
技术介绍
用从电力管理IC供应的电力供应电压来操作例如DRAM的存储器装置。电力管理IC通过根据DRAM的当前操作状态改变电力供应电压的供应能力来最小化功耗。举例来说，在其中DRAM正执行读取操作或写入操作的周期期间，电力管理IC的电力供应电压的供应能力被设定成相对较大，且当DRAM处于待机模式时，电力管理IC的电力供应电压的供应能力被设定成相对较小。然而，因为DRAM的存储器单元是易失性的，所以即使在DRAM处于待机模式时，有必要通过周期性地执行刷新操作来恢复保持在存储器单元中的信息。因此，当DRAM处于待机模式时，电力管理IC的电力供应能力设定为刷新操作所需的电力供应能力。
技术实现思路
本公开的一方面涉及一种设备，其包括：第一半导体芯片，其包含存储器单元阵列，其具有易失性存储器单元和存取控制电路，所述存取控制电路经配置以对易失性存储器单元执行刷新操作；以及第二半导体芯片，其包含电力产生器，所述电力产生器经配置以将第一电力供应电压供应到所述第一半导体芯片，其中所述存取控制电路经配置以在所述刷新操作期间激活第一启用信号，且其中所述第二半导体芯片经配置以基于所述第一启用信号来改变所述电力产生器的能力。本公开的另一方面涉及一种设备，其包括：存储器单元阵列，其包含易失性存储器单元；以及存取控制电路，其对所述易失性存储器单元执行刷新操作，其中所述存取控制电路经配置以在所述刷新操作期间将启用信号输出到外部。本公开的另一方面涉及一种设备，其包括：第一外部端子电极，其耦合到第一电力供应线；第二外部端子电极，其耦合到第二电力供应器线；第一电力产生器，其经配置以将第一电力供应电压供应到所述第一外部端子电极；以及第二电力产生器，其经配置以将第二电力供应电压供应到所述第二外部端子电极，其中当从所述第一外部端子电极供应的第一启用信号激活时，所述第二电力产生器经配置以激活。附图说明图1是示出根据第一实施例的存储器系统的配置的框图。图2是用于阐述电力管理IC的操作的时序图。图3是用于阐述DRAM中的刷新周期与电力管理IC中的增强型周期之间的关系的时序图。图4是示出根据第二实施例的存储器系统的配置的框图。具体实施方式下文将具体参考附图来阐述本专利技术的各种实施例。以下详细描述参考借助于说明示出其中可实践本专利技术的特定方面和实施例的附图。这些实施例通过足够的细节描述来使所属领域的技术人员能够实践本专利技术。应理解，在不脱离本专利技术的范围的情况下，可利用其它实施例并且可进行结构、逻辑和电性改变。本文所公开的各种实施例不一定相互排斥，因为一些所公开的实施例可与一或多个其它所公开的实施例组合以形成新的实施例。图1所示的存储器系统包含DRAM100；电力管理IC200，其向DRAM100供应电力供应电压；以及控制器300，其控制DRAM100和电力管理IC200。DRAM100、电力管理IC200和控制器300分别集成到不同半导体芯片中。DRAM100包含存储器单元阵列110；存取控制电路120，其用于存取存储器单元阵列110；以及I/O电路130，其输入和输出读取数据和写入数据。存储器单元阵列110包含多个字线WL、多个位线BL和多个存储器单元MC，其分别布置在字线WL与位线BL的交点上。存储器单元MC是易失性DRAM单元，且需要定期刷新操作来将数据保持在其中。刷新操作由存取控制电路120执行。基于经由命令地址端子101从控制器300供应的命令地址信号CA来操作存取控制电路120。举例来说，当读取命令和对应于所述读取命令的地址信号包含于命令地址信号CA中时，存取控制电路120在存储器单元阵列110上执行读取操作。归因于此操作，从由所述地址信号指示的存储器单元MC读取读取数据DQ。经由I/O电路130和数据端子102，将读取数据DQ供应到控制器300。当写入命令和对应于所述写入命令的地址信号包含于命令地址信号CA中时，存取控制电路120在存储器单元阵列110上执行写入操作。归因于此操作，经由数据端子102和I/O电路130从控制器300供应的写入数据DQ写入在由所述地址信号指示的存储器单元MC中。DRAM100包含向其供应时钟启用信号CKE的CKE端子103。将时钟启用信号CKE输入到存取控制电路120。当时钟启用信号CKE处于作用中状态(例如高电平)时，DRAM100在正常操作模式下操作，且当时钟启用信号CKE处于非作用中状态(例如低电平)时，DRAM100在待机模式下操作。当DRAM100进入待机模式时，DRAM100处于低功耗状态，其中DRAM100保持存储器单元阵列110的数据，而不执行读取操作或写入操作。然而，因为存储器单元MC是易失性的，所以即使处于待机模式，也有必要通过周期性地执行刷新操作来恢复保持在存储器单元MC中的信息。通过使用包含于存取控制电路120中的振荡器电路，来在预定循环中执行处于待机模式下的刷新操作。在其中刷新操作实际在待机模式下执行的周期期间，启用信号RefEN从存取控制电路120输出。DRAM100包含：电力供应端子104，向其供应电力供应电压VDD1；电力供应端子105，向其供应电力供应电压VDD2；以及电力供应端子106，向其供应电力供应电压VDDQ。将电力供应电压VDD1和VDD2供应到存储器单元阵列110和存取控制电路120，且用作包含于存储器单元阵列110中的字驱动器和感测放大器和包含于存取控制电路120中的各种逻辑电路的操作电压。同时，经由晶体管141将电力供应电压VDDQ供应到I/O电路130。I/O电路130包含输出缓冲器，其将从存储器单元阵列110读取的读取数据DQ输出到数据端子102。将电力供应电压VDDQ用作包含于存储器单元阵列110中的输出缓冲器的操作电压。将时钟启用信号CKE供应到晶体管141的栅极电极。归因于此配置，在其中时钟启动信号CKE处于高电平(即，处于正常操作模式)的周期期间，将供应到电力供应端子106的电力供应电压VDDQ恰当地给予I/O电路130。同时，在其中时钟启动信号CKE处于低电平(即，处于待机模式)的周期期间，晶体管141断开，使得耦合电力供应端子106和I/O电路130的路径阻断。当时钟启动信号CKE处于低电平时，启用信号RefEN经由转移栅极142供应到电力供应端子106。转移栅极142具有其中P沟道MOS晶体管和N沟道MOS晶体管彼此并联连接的配置，其中时钟启动信号CKE供应到P沟道MOS晶体管的栅极电极，且信号CKEf，其为时钟启动信号CKE的反转信号，供应到N沟道MOS晶体管的栅极电极。因此，晶体管141和转移栅极142独占地接通。电力管理IC200包含：电力产生器211、212和213，其产生电力供应电压VDD1和VDD2；以及电力产生器220，其产生电力供应电压VDDQ。电力产本文档来自技高网...

【技术保护点】
1.一种设备，其包括：/n第一半导体芯片，其包含存储器单元阵列，其具有易失性存储器单元和存取控制电路，所述存取控制电路经配置以对所述易失性存储器单元执行刷新操作；以及/n第二半导体芯片，其包含电力产生器，所述电力产生器经配置以将第一电力供应电压供应到所述第一半导体芯片，/n其中所述存取控制电路经配置以在所述刷新操作期间激活第一启用信号，且其中所述第二半导体芯片经配置以基于所述第一启用信号来改变所述电力产生器的能力。/n

【技术特征摘要】
20180821 US 16/107,9981.一种设备，其包括：
第一半导体芯片，其包含存储器单元阵列，其具有易失性存储器单元和存取控制电路，所述存取控制电路经配置以对所述易失性存储器单元执行刷新操作；以及
第二半导体芯片，其包含电力产生器，所述电力产生器经配置以将第一电力供应电压供应到所述第一半导体芯片，
其中所述存取控制电路经配置以在所述刷新操作期间激活第一启用信号，且其中所述第二半导体芯片经配置以基于所述第一启用信号来改变所述电力产生器的能力。


2.根据权利要求1所述的设备，
其中所述电力产生器包含并联耦合的第一和第二电力产生器，且
其中所述第二电力产生器经配置以在所述第一启用信号被激活时激活。


3.根据权利要求2所述的设备，其中所述第一和第二电力产生器经配置以在第二启用信号被激活时激活，不管所述第一启用信号如何。


4.根据权利要求3所述的设备，其进一步包括第三半导体芯片，所述第三半导体芯片经配置以产生所述第二启用信号。


5.根据权利要求4所述的设备，其中所述第一电力产生器具有比所述第二电力产生器大的能力。


6.根据权利要求5所述的设备，
其中所述电力产生器进一步包含与所述第一和第二电力产生器并联耦合的第三电力产生器，
其中所述第三电力产生器经配置以激活，而不管所述第一和第二启用信号如何，且
其中所述第二电力产生器具有比所述第三电力产生器大的能力。


7.根据权利要求1所述的设备，其中所述第二半导体芯片进一步包含使所述第一启用信号无效的模式选择器。


8.根据权利要求4所述的设备，
其中所述第二半导体芯片进一步包含额外电力产生器，其经配置以经由电力供应线将第二电力供应电压供应到所述第一半导体芯片，且
其中所述第一启用信号经由所述电力供应线从所述第一半导体芯片传送到所述第二半导体芯片。


9.根据权利要求8所述的设备，其中所述额外电力产生器经配置以在所述第二启用信号去活时，停止产生所述第二电力供应电压。


10.根据权利要求9所述的设备，
其中所述第一半导体芯片进一步包含I/O电路，其经配置以将从所述存储器单元阵列读取的数据输出到所述第三半导体芯片，且
其中所述I/O电路经配置以对所述第二电力供应电压操作。


11.根据权利要求10所述的设备，
其中所述第一半导体芯片进一步包含耦合在所述电力供应线与所述I/...

【专利技术属性】
技术研发人员：何源，近藤力，外山大吾，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US