半导体器件制造技术

本公开的实施例提出一种半导体器件，属于半导体技术领域。该半导体器件包括：多个主互连元件，配置为提供多条信号传输通道；冗余互连元件；以及逻辑控制电路，配置为若所述多个主互连元件中的任意两个或者以上主互连元件发生故障，则通过所述冗余互连元件提供信号传输通道以替换发生故障的主互连元件提供的两条或者以上信号传输通道。

semiconductor device

【技术实现步骤摘要】
半导体器件
本公开属于半导体
，具体而言，涉及一种半导体器件。
技术介绍
为了实现更高的晶体管集成度，现有的半导体设计技术采用如图1所示的堆叠式半导体芯片，在图1中，半导体衬底100上形成有自下而上依次堆叠的半导体芯片101、102和103，半导体芯片101和半导体衬底100之间、半导体芯片102和半导体芯片101之间以及半导体芯片103和半导体芯片102之间通过引线键合元件(图1中用带有斜线的方框示出)进行连接，在半导体芯片102和半导体芯片101的内部，通过硅通孔(throughsiliconvia，TSV)104将所述半导体芯片内部的金属互连线和所述引线键合元件连接起来，从而实现如图1所示的堆叠式半导体芯片内部各层芯片之间的通信。然而，经过一定时间的使用，所述堆叠式半导体芯片内部的所述硅通孔性能将会退化，所述退化将会造成所述堆叠式半导体芯片的失效。由于具有多个所述硅通孔的堆叠式半导体芯片的制造成本很高，因此，避免所述多个硅通孔中的一个失效而导致整个堆叠式半导体芯片的失效是十分必要的。需要说明的是，在上述
技术介绍
部分专利技术的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
根据本公开的一个方面，提供一种半导体器件，包括：多个主互连元件，配置为提供多条信号传输通道；冗余互连元件；以及逻辑控制电路，配置为若所述多个主互连元件中的任意两个或者以上主互连元件发生故障，则通过所述冗余互连元件提供信号传输通道以替换发生故障的主互连元件提供的两条或者以上信号传输通道。在本公开的一种示例性实施例中，所述多个主互连元件包括：第一主互连元件，配置为正常状态下，提供第一输入信号和第一输出信号之间的第一信号传输通道；第二主互连元件，配置为正常状态下，提供第二输入信号和第二输出信号之间的第二信号传输通道。在本公开的一种示例性实施例中，所述逻辑控制电路包括：输入转换电路，配置为若所述第一主互连元件和所述第二主互连元件同时发生故障，则根据所述第一输入信号和所述第二输入信号生成一电压信号至所述冗余互连元件；输出转换电路，配置为若所述第一主互连元件和所述第二主互连元件同时发生故障，则根据所述电压信号生成所述第一输出信号和所述第二输出信号。在本公开的一种示例性实施例中，所述电压信号包括第一电压信号、第二电压信号、第三电压信号和第四电压信号；其中，所述输入转换电路包括：控制子电路，配置为根据所述第一输入信号和所述第二输入信号生成第一选通信号、第二选通信号、第三选通信号和第四选通信号；分压子电路，配置为根据所述第一选通信号、所述第二选通信号、所述第三选通信号和所述第四选通信号选择所述第一至第四电压信号中的任意一个输出至所述冗余互连元件。在本公开的一种示例性实施例中，所述控制子电路包括：或门，所述或门的第一输入端用于接收所述第一输入信号，所述或门的第二输入端用于接收所述第二输入信号；第一非门，所述第一非门的输入端电连接所述或门的输出端，所述第一非门的输出端用于输出所述第一选通信号；第二非门，所述第二非门的输入端用于接收所述第二输入信号；异或门，所述异或门的第一输入端用于接收所述第一输入信号，所述异或门的第二输入端用于接收所述第二输入信号；第一与门，所述第一与门的第一输入端电连接所述第二非门的输出端，所述第一与门的第二输入端电连接所述异或门的输出端，所述第一与门的输出端用于输出所述第二选通信号；第三非门，所述第三非门的输入端用于接收所述第一输入信号；第二与门，所述第二与门的第一输入端电连接所述第三非门的输出端，所述第二与门的第二输入端电连接所述异或门的输出端，所述第二与门的输出端用于输出所述第三选通信号；第三与门，所述第三与门的第一输入端用于接收所述第一输入信号，所述第三与门的第二输入端用于接收所述第二输入信号，所述第三与门的输出端用于输出所述第四选通信号。在本公开的一种示例性实施例中，所述分压子电路包括：第一晶体管，所述第一晶体管的控制端用于接收所述第一选通信号，所述第一晶体管的第一端电连接至第一分压节点，所述第一晶体管的第二端用于输出所述第一电压信号；第二晶体管，所述第二晶体管的控制端用于接收所述第二选通信号，所述第二晶体管的第一端电连接至第二分压节点，所述第二晶体管的第二端用于输出所述第二电压信号；第三晶体管，所述第三晶体管的控制端用于接收所述第三选通信号，所述第三晶体管的第一端电连接至第三分压节点，所述第三晶体管的第二端用于输出所述第三电压信号；第四晶体管，所述第四晶体管的控制端用于接收所述第四选通信号，所述第四晶体管的第一端电连接至第四分压节点，所述第四晶体管的第二端用于输出所述第四电压信号。在本公开的一种示例性实施例中，所述输出转换电路包括：比较子电路，配置为接收所述冗余互连元件输出的所述电压信号，并将所述电压信号分别与第一参考信号、第二参考信号和第三参考信号比较以分别输出第一比较信号、第二比较信号和第三比较信号；抽样子电路，配置为根据所述第一比较信号、所述第二比较信号和所述第三比较信号生成所述第一输出信号和所述第二输出信号。在本公开的一种示例性实施例中，所述比较子电路包括：第一比较器，所述第一比较器的正相输入端用于接收所述电压信号，所述第一比较器的反相输入端用于接收所述第一参考信号，所述第一比较器的输出端用于输出所述第一比较信号；第二比较器，所述第二比较器的正相输入端用于接收所述电压信号，所述第二比较器的反相输入端用于接收所述第二参考信号，所述第二比较器的输出端用于输出所述第二比较信号；第三比较器，所述第三比较器的正相输入端用于接收所述电压信号，所述第三比较器的反相输入端用于接收所述第三参考信号，所述第三比较器的输出端用于输出所述第三比较信号。在本公开的一种示例性实施例中，所述抽样子电路包括：第四非门，所述第四非门的输入端电连接所述第一比较器的输出端，所述第四非门的输出端用于输出所述第二输出信号；异或非门，所述异或非门的第一输入端电连接所述第一比较器的输出端，所述异或非门的第二输入端电连接所述第二比较器的输出端，所述异或非门的第三输入端电连接所述第三比较器的输出端，所述异或非门的输出端用于输出所述第一输出信号。在本公开的一种示例性实施例中，还包括：第一输入复用器和第二输入复用器，配置为分别接收所述第一输入信号和所述第二输入信号，并在所述第一主互连元件和所述第二主互连元件同时发生故障时，分别将所述第一输入信号和所述第二输入信号输入至所述输入转换电路。在本公开的一种示例性实施例中，所述第一输入复用器和第二输入复用器还配置为若所述第一主互连元件和所述第二主互连元件均未发生故障，则将所述第一输入信号和所述第二输入信号分别输入至所述第一主互连元件和所述第二主互连元件。在本公开的一种示例性实施例中，所述第一输入复用器和第二输入复用器还配置为若所述第一主互连元件和所述第二主互连元件其中之一发生故障，则将发生故障的主互连元件对应的输入信号输入至所述冗余互连元件，同时将未发生故障的另一主互连元件对本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n多个主互连元件，配置为提供多条信号传输通道；/n冗余互连元件；以及/n逻辑控制电路，配置为若所述多个主互连元件中的任意两个或者以上主互连元件发生故障，则通过所述冗余互连元件提供信号传输通道以替换发生故障的主互连元件提供的两条或者以上信号传输通道。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
多个主互连元件，配置为提供多条信号传输通道；
冗余互连元件；以及
逻辑控制电路，配置为若所述多个主互连元件中的任意两个或者以上主互连元件发生故障，则通过所述冗余互连元件提供信号传输通道以替换发生故障的主互连元件提供的两条或者以上信号传输通道。


2.根据权利要求1所述的半导体器件，其特征在于，所述多个主互连元件包括：
第一主互连元件，配置为正常状态下，提供第一输入信号和第一输出信号之间的第一信号传输通道；
第二主互连元件，配置为正常状态下，提供第二输入信号和第二输出信号之间的第二信号传输通道。


3.根据权利要求2所述的半导体器件，其特征在于，所述逻辑控制电路包括：
输入转换电路，配置为若所述第一主互连元件和所述第二主互连元件同时发生故障，则根据所述第一输入信号和所述第二输入信号生成一电压信号至所述冗余互连元件；
输出转换电路，配置为若所述第一主互连元件和所述第二主互连元件同时发生故障，则根据所述电压信号生成所述第一输出信号和所述第二输出信号。


4.根据权利要求3所述的半导体器件，其特征在于，所述电压信号包括第一电压信号、第二电压信号、第三电压信号和第四电压信号；其中，所述输入转换电路包括：
控制子电路，配置为根据所述第一输入信号和所述第二输入信号生成第一选通信号、第二选通信号、第三选通信号和第四选通信号；
分压子电路，配置为根据所述第一选通信号、所述第二选通信号、所述第三选通信号和所述第四选通信号选择所述第一至第四电压信号中的任意一个输出至所述冗余互连元件。


5.根据权利要求4所述的半导体器件，其特征在于，所述控制子电路包括：
或门，所述或门的第一输入端用于接收所述第一输入信号，所述或门的第二输入端用于接收所述第二输入信号；
第一非门，所述第一非门的输入端电连接所述或门的输出端，所述第一非门的输出端用于输出所述第一选通信号；
第二非门，所述第二非门的输入端用于接收所述第二输入信号；
异或门，所述异或门的第一输入端用于接收所述第一输入信号，所述异或门的第二输入端用于接收所述第二输入信号；
第一与门，所述第一与门的第一输入端电连接所述第二非门的输出端，所述第一与门的第二输入端电连接所述异或门的输出端，所述第一与门的输出端用于输出所述第二选通信号；
第三非门，所述第三非门的输入端用于接收所述第一输入信号；
第二与门，所述第二与门的第一输入端电连接所述第三非门的输出端，所述第二与门的第二输入端电连接所述异或门的输出端，所述第二与门的输出端用于输出所述第三选通信号；
第三与门，所述第三与门的第一输入端用于接收所述第一输入信号，所述第三与门的第二输入端用于接收所述第二输入信号，所述第三与门的输出端用于输出所述第四选通信号。


6.根据权利要求4所述的半导体器件，其特征在于，所述分压子电路包括：
第一晶体管，所述第一晶体管的控制端用于接收所述第一选通信号，所述第一晶体管的第一端电连接至第一分压节点，所述第一晶体管的第二端用于输出所述第一电压信号；
第二晶体管，所述第二晶体管的控制端用于接收所述第二选通信号，所述第二晶体管的第一端电连接至第二分压节点，所述第二晶体管的第二端用于输出所述第二电压信号；
第三晶体管，所述第三晶体管的控制端用于接收所述第三选通信号，所述第三晶体管的第一端电连接至第三分压节点，所述第三晶体管的第二端用于输出所述第三电压信号；
第四晶体管，所述第四晶体管的控制端用于接收所述第四选通信号，所述第四晶体管的第一端电连接至第四分压节点，所述第四晶体管的第二端用于输出所述第四电压信号。


7.根据权利要求3所述的半导体器件，其特征...

【专利技术属性】
技术研发人员：林祐贤，杨正杰，姚秀艳，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34