具有分化相邻分隔源极或漏极接触结构的集成电路结构制造技术

描述具有分化相邻分隔源极或漏极接触结构的集成电路结构。集成电路结构包括第一鳍之上的第一栅极堆叠以及第二鳍之上的第二栅极堆叠。第一和第二外延源极或漏极结构在第一鳍的第一和第二端。第三和第四外延源极或漏极结构在第二鳍的第一和第二端。第一导电接触结构耦合到第一或第二外延源极或漏极结构其中之一，并且具有与第二部分分隔的第一部分。第二导电接触结构耦合到第三或第四外延源极或漏极结构其中之一，并且具有与第二部分分隔的第一部分。第二导电接触结构与第一导电接触结构相邻，并且具有与第一导电接触结构的组成不同的组成。

Integrated circuit structure with separated source or drain contacts

【技术实现步骤摘要】
具有分化相邻分隔源极或漏极接触结构的集成电路结构
本公开的实施例在集成电路结构和处理的领域中，以及具体来说在具有分化相邻分隔源极或漏极接触结构的集成电路结构以及制作具有分化相邻分隔源极或漏极接触结构的集成电路结构的方法的领域中。
技术介绍
在过去数十年，集成电路的特征的缩放（scaling）一直是日益增长的半导体工业背后的推动力。对越来越小的特征的缩放实现半导体芯片的有限固定面积（realestate）上的功能单元的增加密度。例如，收缩晶体管大小虑及在芯片上结合增加数量的存储器或逻辑装置，从而有助于制作具有增加的容量的产品。但是，对于越来越大容量的推动并非没有问题。优化每个装置的性能的必要性变得越来越重要。在集成电路装置的制造中，随着装置尺寸继续缩小，诸如三栅晶体管之类的多栅晶体管变得更加普遍。在常规工艺中，三栅晶体管一般在体硅衬底或者绝缘体上硅衬底上制作。在一些情况下，体硅衬底因其更低的成本并且因为它们实现不太复杂的三栅制作工艺而是优选的。在另一方面，当微电子装置尺寸缩放到低于10纳米（nm）节点时，维持移动性改进和短沟道控制提供装置本文档来自技高网...

【技术保护点】
1.一种集成电路结构，包括：/n第一鳍和第二鳍；/n所述第一鳍之上的第一栅极堆叠以及所述第二鳍之上的第二栅极堆叠；/n在所述第一鳍的第一端处的第一外延源极或漏极结构以及在所述第一鳍的第二端处的第二外延源极或漏极结构；/n在所述第二鳍的第一端处的第三外延源极或漏极结构以及在所述第二鳍的第二端处的第四外延源极或漏极结构；/n耦合到所述第一或所述第二外延源极或漏极结构其中之一的第一导电接触结构，所述第一导电接触结构具有与第二部分分隔的第一部分；以及/n耦合到所述第三或所述第四外延源极或漏极结构其中之一的第二导电接触结构，所述第二导电接触结构具有与第二部分分隔的第一部分，以及所述第二导电接触结构与所述...

【技术特征摘要】
20180905 US 16/1222771.一种集成电路结构，包括：
第一鳍和第二鳍；
所述第一鳍之上的第一栅极堆叠以及所述第二鳍之上的第二栅极堆叠；
在所述第一鳍的第一端处的第一外延源极或漏极结构以及在所述第一鳍的第二端处的第二外延源极或漏极结构；
在所述第二鳍的第一端处的第三外延源极或漏极结构以及在所述第二鳍的第二端处的第四外延源极或漏极结构；
耦合到所述第一或所述第二外延源极或漏极结构其中之一的第一导电接触结构，所述第一导电接触结构具有与第二部分分隔的第一部分；以及
耦合到所述第三或所述第四外延源极或漏极结构其中之一的第二导电接触结构，所述第二导电接触结构具有与第二部分分隔的第一部分，以及所述第二导电接触结构与所述第一导电接触结构相邻并且具有与所述第一导电接触结构的组成不同的组成。


2.如权利要求1所述的集成电路结构，其中，所述第一导电接触结构的所述第一部分在所述第一或所述第二外延源极或漏极结构其中之一的第一表面上，以及所述第一导电接触结构的所述第二部分在所述第一或所述第二外延源极或漏极结构其中之一的第二表面上，所述第二表面与所述第一表面相对，并且其中，所述第二导电接触结构的所述第一部分在所述第三或所述第四外延源极或漏极结构其中之一的第一表面上，以及所述第二导电接触结构的所述第二部分在所述第三或所述第四外延源极或漏极结构其中之一的第二表面上，所述第二表面与所述第一表面相对。


3.如权利要求1或2所述的集成电路结构，其中，所述第一导电接触结构的所述第一部分与所述第一导电接触结构的所述第二部分接触，并且其中，所述第二导电接触结构的所述第一部分与所述第二导电接触结构的所述第二部分接触。


4.如权利要求1或2所述的集成电路结构，其中，所述第一导电接触结构的所述第一部分与所述第一导电接触结构的所述第二部分隔离，并且其中，所述第二导电接触结构的所述第一部分与所述第二导电接触结构的所述第二部分隔离。


5.如权利要求1或2所述的集成电路结构，还包括所述第一导电接触结构的所述第二部分上的第一背面互连以及所述第二导电接触结构的所述第二部分上的第二背面互连。


6.如权利要求1或2所述的集成电路结构，其中，所述第一和第二导电接触结构的所述第二部分具有与所述第一和第二鳍的底面共面的底面。


7.如权利要求1或2所述的集成电路结构，其中，所述第一和第二鳍是第一和第二硅鳍。


8.如权利要求1或2所述的集成电路结构，其中，所述第一和第二栅极堆叠各自包括高k栅介电层和金属栅电极。


9.一种集成电路结构，包括：
第一纳米线和第二纳米线；
所述第一纳米线周围的第一栅极堆叠以及所述第二纳米线周围的第二栅极堆叠；
在所述第一纳米线的第一端处的第一外延源极或漏极结构以及在所述第一纳米线的第二端处的第二外延源极或漏极结构；
在所述第二纳米线的第一端处的第三外延源极或漏极结构以及在所述第二纳米线的第二端处的第四外延源极或漏极结构；
耦合到所述第一或所述第二外延源极或漏极结构其中之一的第一导电接触结构，所述第一导电接触结构具有与第二部分分隔的第一部分；以及
耦合到所述第三或所述第四外延源极或漏极结构其中之一的第二导电接触结构，所述第二导电接触结构具有与第二部分分隔的第一部分，以及所述第二导电接触结构与所述第一导电接触结构相邻并且具有与所述第一导电接触结构的组成不同的组成。


10.如权利要求9所述的集成电路结构，其中，所述第一导电接触结构的所述第一部分在所述第一或所述第二外延源极或漏极结构其中之一的第一表面上，以及所述第一导电接触结构的所述第二部分在所述第一或所述第二外延源极或漏极结构其中之一的第二表面上，所述第二表面与所述第一表面相对，并且其中，所述第二导电接触结构的所述第一部分在所述第三或所述第四外延源极或漏极结构其中之一的第一表面上，以及所述第二导电接触结构的所述第二部分在所述第三或所述第四外延源极或漏极结构其中之一的第二表面上，所述第二表面与所述第一表面相对。


11.如权利要求9或10所述的集成电路结构，其中，所述第一导电接触结构的所述第一部分与所述第一导电接触结构的所述第二部分接触，并且其中，所述第二导电接触结...

【专利技术属性】
技术研发人员：MJ科布林斯基，S波加斯基，M麦克唐奈，T贾尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US