产生集成电路元件的布局图的方法技术

一种产生集成电路元件的布局图的方法，其特征在于，包含指派泄漏约束给IC元件的第一电路图网络及根据虚设栅极区域决定泄漏约束的违规。IC布局图包含在IC元件的第一电路图网络的第一部件与第二电路图网络的第二部件之间的虚设栅极区域。方法包含用以回应该泄漏约束的违规修改该集成电路布局图，以及根据修改后的集成电路布局图，产生一布局文件。

A method of generating layout of IC components

【技术实现步骤摘要】
产生集成电路元件的布局图的方法
本揭示是有关于一种产生布局图的方法，特别是关于产生集成电路元件的布局图的方法。
技术介绍
集成电路(Integratedcircuit；IC)小型化的持续发展趋势导致元件逐渐变小，与早期技术相比，此等元件功耗更低，且以更快的速度提供更多的功能。已经通过与日益严格的规范相关联的设计及制造创新实现了小型化。使用各种电子设计自动化(Electronicdesignautomation；EDA)工具来产生、修改及验证半导体元件的设计，同时确保满足设计与制造规范。
技术实现思路
本揭示案的实施例是关于一种产生集成电路元件的布局图的方法，其特征在于，该方法包含：指派一泄漏约束给一集成电路元件的一第一电路图网络；根据一虚设栅极区域，决定该泄漏约束的违规，其中该集成电路布局图包含在该集成电路元件的该第一电路图网络的一第一部件与一第二电路图网络的一第二部件之间的该虚设栅极区域；修改该集成电路布局图，用以回应该泄漏约束的违规；以及根据修改后的该集成电路布局图，产生一布局文件。附图说明当结合随附附图阅读时，将自下文的详细描述最佳地理解本揭示案的实施例的态样。应注意，根据工业中的标准实务，并未按比例绘制各特征。事实上，为了论述清楚，可任意增加或减小各特征的尺寸。图1是根据一些实施例的产生集成电路元件的布局图的方法的流程图；图2描绘根据一些实施例的集成电路布局图；图3A至图3D是根据一些实施例的集成电路元件的网络连线表的电路图；图4A至图4B是根据一些实施例的集成电路元件的电路图；图5A至图5D描绘根据一些实施例的集成电路布局图；图6是根据一些实施例的产生集成电路元件的布局图的方法的流程图；图7是根据一些实施例的集成电路元件设计系统的方块图；图8是根据一些实施例的集成电路制造系统及与其相关联的集成电路元件制造流程的方块图。【符号说明】100：方法110：操作120：操作130：操作140：操作150：操作160：操作170：操作180：操作200：IC布局图300：网络连线表400A：IC元件400B：IC布局图500A：IC布局图500B：IC布局图500C：IC布局图500D：IC布局图600：方法610：操作620：操作630：操作640：操作650：操作660：操作670：操作700：IC元件设计系统702：处理器704：非暂时性计算机可读取储存媒体706：计算机程序码/指令710：I/O接口712：网络接口714：网络720：电容值722：网络连线表724：IC布局图726：设计规范800：IC制造系统820：设计室822：IC设计布局图830：遮罩室832：遮罩数据准备844：遮罩制造845：遮罩850：IC制造厂852：晶圆制造853：半导体晶圆860：IC元件具体实施方式以下揭示内容提供许多不同实施例或实例，以便实施所提供的标的的不同特征。下文描述部件、值、操作、材料、布置或类似者的特定实例以简化本揭示案的实施例。当然，此等仅为实例且不欲为限制性。涵盖其他部件、值、操作、材料、布置或类似者。举例而言，在下文的描述中，第一特征形成于第二特征上方或第二特征上可包含以直接接触形成第一特征与第二特征的实施例，且亦可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可不处于直接接触的实施例。另外，本揭示案的实施例可在各实例中重复元件符号及/或字母。此重复是出于简化与清楚目的，且本身并不指示所论述的各实施例及/或配置之间的关系。此外，为了便于描述，本揭示案的实施例可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所图示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中元件的不同定向。设备可经其他方式定向(旋转90度或处于其他定向上)且因此可类似解读本揭示案的实施例所使用的空间相对性描述词。在各个实施例中，根据集成电路(Integratedcircuit；IC)元件的网络连线表(Netlist)的布局图包含虚设栅极区域，此虚设栅极区域与主动区域相交且与相邻电路部件之间的漏电流相关联。在产生布局图之前，网络连线表的至少一个电路图网络(Schematicnet)经识别为对泄漏敏感的。另外，若布局图包含与虚设栅极区域相邻的泄漏敏感电路图网络的部件，则将虚设栅极区域标记为泄漏违规(Leakageviolation)。随后，在执行布局后模拟(Post-layoutsimulation)之前，可实行布局图的改变以解决泄漏违规，借以避免一个或多个调试(Debug)步骤，此等调试步骤用于解决通过执行布局后模拟而发现的泄漏问题。在一些实施例中，方法包含对网络连线表执行自动泄漏测试，借以有效地识别一个或多个泄漏敏感电路图网络。在一些实施例中，方法包含执行仅有电容的布局后网络连线表的提取，随后获得在所提取的网络连线表中，具有包含虚设栅极区域的模拟结果以及不具有包含虚设栅极区域情况下的模拟结果，借以有效地验证IC布局图中的虚设栅极区域不会损害电路效能。在方法100及方法600中提供IC布局图产生操作的一些实施例，其中在图1中描绘且使用图2至图5D图示方法100，以及在图6中描绘方法600。图2图示与泄漏路径对应的虚设栅极区域的实例；图3A至图3D提供对网络连线表执行泄漏测试的电路图(Schematic)的表示，图4A及图4B图示标记泄漏违规的实例，以及图5A至图5D图示修改后IC布局图以解决泄漏违规的实例。图1是根据一些实施例的产生IC元件的布局图的方法100的流程图。在一些实施例中，产生IC元件的布局图包含产生IC元件的网络连线表。在一些实施例中，产生IC元件的布局图包含产生与多个晶体管对应的IC布局图，此等晶体管例如为平面晶体管及/或鳍式场效晶体管(Finfield-effecttransistor；FinFET)。包含多个晶体管的IC元件的非限制性实例包含记忆体电路、逻辑元件、处理元件、信号处理电路或其他类似者。在一些实施例中，通过计算机的处理器执行方法100中的一些或全部的步骤。在一些实施例中，执行方法100中的一些或全部的步骤是使用计算机的处理器执行自动布局与布线(Place-and-route；APR)操作的一部分步骤。在一些实施例中，透过下文关于图7论述的IC元件设计系统700的处理器702执行方法100中的一些或全部的步骤。方法100的操作中的一些或全部本文档来自技高网...

【技术保护点】
1.一种产生集成电路元件的布局图的方法，其特征在于，该方法包含：/n指派一泄漏约束给一集成电路元件的一第一电路图网络；/n根据一虚设栅极区域，决定该泄漏约束的违规，其中该集成电路布局图包含在该集成电路元件的该第一电路图网络的一第一部件与一第二电路图网络的一第二部件之间的该虚设栅极区域；/n修改该集成电路布局图，用以回应该泄漏约束的违规；以及/n根据修改后的该集成电路布局图，产生一布局文件。/n

【技术特征摘要】
20180731 US 62/712,612;20190701 US 16/459,1161.一种产生集成电路元件的布局图的方法，其特征在于，该方法包含：
指派一泄漏约束给一集成电路元件的一第一电路...

【专利技术属性】
技术研发人员：黄天建，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71