【技术实现步骤摘要】
半导体装置及其制造方法[相关申请]本申请享有以日本专利申请2018-146821号(申请日：2018年8月3日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本实施方式涉及一种半导体装置及其制造方法。
技术介绍
存在如存储器芯片及其控制器芯片那样将多个半导体芯片密封在1个封装内的情况。在此情况下，例如存在利用间隔芯片将存储器芯片堆叠并重叠配置在控制器芯片上方的封装构造。此种封装构造能够比将多个半导体芯片单纯地横向并列配置而成的构造进一步缩小封装整体的尺寸。然而，为了将存储器芯片堆叠而必需间隔芯片，因此成本增高。另外，在使用厚DAF(DieAttachmentFilm，芯片粘接膜)代替间隔芯片的情况下，存储器芯片变得容易倾斜。或者也存在存储器芯片本身的形状容易变形的顾虑。如果存储器芯片倾斜或者变形，那么当在存储器芯片上进而积层其它存储器芯片时，所积层的存储器芯片变得容易剥落而难以将接合线连接。另外，存在当DAF被压扁时存储器芯片会与其下方的控制器芯片接触的顾虑。进而，也...
【技术保护点】
1.一种半导体装置，具备：/n基板，形成着电极；/n第1半导体芯片，设置在所述基板的表面上；/n导线，将所述第1半导体芯片与所述电极连接；/n第2半导体芯片，设置在所述基板的表面上，在朝向所述基板侧的面即背面具有形成着突出部的第1区域及所述第1区域以外的第2区域，所述第2区域位于所述第1半导体芯片或所述导线的至少一部分的上方；/n粘接层，设置在所述第1区域与所述基板之间及所述第2区域与所述基板之间；以及/n树脂层，设置在所述基板上，且被覆所述第1及第2半导体芯片。/n
【技术特征摘要】
20180803 JP 2018-1468211.一种半导体装置，具备：
基板，形成着电极；
第1半导体芯片，设置在所述基板的表面上；
导线，将所述第1半导体芯片与所述电极连接；
第2半导体芯片，设置在所述基板的表面上，在朝向所述基板侧的面即背面具有形成着突出部的第1区域及所述第1区域以外的第2区域，所述第2区域位于所述第1半导体芯片或所述导线的至少一部分的上方；
粘接层，设置在所述第1区域与所述基板之间及所述第2区域与所述基板之间；以及
树脂层，设置在所述基板上，且被覆所述第1及第2半导体芯片。
2.根据权利要求1所述的半导体装置，其中所述粘接层与所述第1半导体芯片或所述导线的至少一部分接触。
3.根据权利要求1所述的半导体装置，其中在沿所述第1及第2半导体芯片的排列方向切断的截面中，所述第2区域向从所述第2半导体芯片朝向所述第1半导体芯片的第1方向及相对于该第1方向为相反侧的第2方向这两个方向延伸，
所述粘接层设置在从所述第2半导体芯片向所述第1方向延伸的所述第2区域与所述基板之间、以及从所述第2半导体芯片向所述第2方向延伸的所述第2区域与所述基板之间。
4.根据权利要求1所述的半导体装置，其中所述第2区域设置在所述第2半导体芯片的所述第1区域的整个外周。
5.根据权利要求1所述的半导体装置，其中多个所述第2半导体芯片分开设置在所述第1半导体芯片的两侧，且
在多个所述第2半导体芯片间设置着所述树脂层。
6.根据权利要求1所述的半导体装置，其中所述第2半导体芯片具有多个所述第1区域，且遍及所述第1半导体芯片的上方而设置，
所述第1半导体芯片配置在所述多个第1区域间。
7.一种半导体装置，具备：
基板，形成着电极；
第1半导体芯片，设置在所述基板的表面上；
导线，将所述第1半导体芯片与所述电极连接；
第2半导体芯片，设置在所述基板的表面上，在朝向所述基板侧的面即背面具有形成着突出部的第1区域及所述第1区域以外的第2区域，所述第2区域位于所述第1半导体芯片或所述导线的至少一部分的上方；
粘接层，设置在所述第1区域与所述基板之间及所述第2区域与所述基板之间，且与所述第1半导体芯片或所述导线的至少一部分接触；以及
树脂层，设置在所述基板上，且被覆所述第1及第2半导体芯片；且
在沿所述第1及第2半导体芯片的排列方向切断的截面中，所述第2区域向从所述第2半导体芯片朝向所述第1半导体芯片的第1方向及相对于该第1方向为相反侧的第2方向这两个方向延伸，
多个所述第2半导体芯片分开设置在所述第1半导体芯片的两侧。
8.一种半导体装置，具备：
基板，形...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。