【技术实现步骤摘要】
【国外来华专利技术】具有处理器和异构存储器的一体化半导体器件及其形成方法相关申请的交叉引用本申请要求享有2019年4月15日提交的名称为“Integrationofthree-dimensionalNANDmemorydeviceswithmultiplefunctionalchips(三维NAND存储器器件与多功能芯片的集成)”的国际申请No.PCT/CN2019/082607，2019年7月24日提交的名称为“Bondedunifiedsemiconductorchipsandfabricationandoperationmethodsthereof(键合的一体化半导体芯片及其制造和操作方法)”的国际专利申请No.PCT/CN2019/097442，以及2019年4月30日提交的名称为“Three-dimensionalmemorydevicewithembeddeddynamicrondom-accessmemory(具有嵌入式动态随机存取存储器的三维存储器器件)”的国际申请No.PCT/CN2019/085237的优先权权益，所有这些申请都通过引用整体并入本文。
【技术保护点】
1.一种半导体器件，包括：/n第一半导体结构，所述第一半导体结构包括NAND存储器单元的阵列和包含多个第一键合接触部的第一键合层；/n第二半导体结构，所述第二半导体结构包括动态随机存取存储器(DRAM)单元的阵列和包含多个第二键合接触部的第二键合层；/n第三半导体结构，所述第三半导体结构包括存储器、静态随机存取存储器(SRAM)单元的阵列、以及包含多个第三键合接触部的第三键合层；/n第一键合界面，所述第一键合界面在所述第一键合层和所述第三键合层之间，所述第一键合接触部在所述第一键合界面处与第一组所述第三键合接触部接触；以及/n第二键合界面，所述第二键合界面在所述第二键合层和...
【技术特征摘要】 【专利技术属性】
【国外来华专利技术】20190415 CN PCT/CN2019/082607;20190430 CN PCT/CN201.一种半导体器件，包括：
第一半导体结构，所述第一半导体结构包括NAND存储器单元的阵列和包含多个第一键合接触部的第一键合层；
第二半导体结构，所述第二半导体结构包括动态随机存取存储器(DRAM)单元的阵列和包含多个第二键合接触部的第二键合层；
第三半导体结构，所述第三半导体结构包括存储器、静态随机存取存储器(SRAM)单元的阵列、以及包含多个第三键合接触部的第三键合层；
第一键合界面，所述第一键合界面在所述第一键合层和所述第三键合层之间，所述第一键合接触部在所述第一键合界面处与第一组所述第三键合接触部接触；以及
第二键合界面，所述第二键合界面在所述第二键合层和所述第三键合层之间，所述第二键合接触部在所述第二键合界面处与第二组所述第三键合接触部接触，
其中所述第一键合界面和所述第二键合界面在同一平面中。
2.根据权利要求1所述的半导体器件，其中所述第三半导体结构包括：
衬底；
在所述衬底上的处理器；
所述衬底上和所述处理器外部的SRAM单元的阵列；以及
所述处理器和所述SRAM单元的阵列上方的第三键合层。
3.根据权利要求2所述的半导体器件，其中所述第一半导体结构包括：
在所述第三键合层上方的所述第一键合层；
在所述第一键合层上方的所述NAND存储器单元的阵列；以及
在所述NAND存储器单元的阵列上方并与所述NAND存储器单元的阵列接触的第一半导体层。
4.根据权利要求3所述的半导体器件，其中所述NAND存储器单元的阵列包括三维(3D)NAND存储器串或二维(2D)NAND存储器单元中的至少一个。
5.根据权利要求3或4所述的半导体器件，还包括在所述第一半导体层上方的第一焊盘导出互连层。
6.根据权利要求3-5中任一项所述的半导体器件，其中所述第一半导体层包括单晶硅。
7.根据权利要求3-5中任一项所述的半导体器件，其中所述第一半导体层包括多晶硅。
8.根据权利要求2-7中任一项所述的半导体器件，其中所述第二半导体结构包括：
在所述第三键合层上方的所述第二键合层；
在所述第二键合层上方的DRAM单元的阵列；以及
在所述DRAM单元的阵列上方并与所述DRAM单元的阵列接触的第二半导体层。
9.根据权利要求8所述的半导体器件，还包括在所述第二半导体层上方的第二焊盘导出互连层。
10.根据权利要求8或9所述的半导体器件，其中所述第二半导体层包括单晶硅。
11.根据权利要求1所述的半导体器件，其中所述第一半导体结构包括：
第一衬底；
在所述第一衬底上的所述NAND存储器单元的阵列；以及
在所述NAND存储器单元的阵列上方的所述第一键合层。
12.根据权利要求11所述的半导体器件，其中，所述NAND存储器单元的阵列包括3DNAND存储器串或2DNAND存储器单元中的至少一个。
13.根据权利要求11或12所述的半导体器件，其中所述第二半导体结构包括：
第二衬底；
在所述第二衬底上的DRAM单元的阵列；以及
在所述DRAM单元的阵列上方的所述第二键合层。
14.根据权利要求11-13中任一项所述的半导体器件，其中所述第三半导体结构包括：
在所述第一键合层和所述第二键合层上方的所述第三键合层；
在所述第三键合层上方的处理器；
在所述第三键合层上方和所述处理器外部的SRAM单元的阵列；以及
在所述处理器和所述SRAM单元的阵列上方并与所述处理器和所述SRAM单元的阵列接触的第三半导体层。
15.根据权利要求14所述的半导体器件，还包括在所述第三半导体层上方的焊盘导出互连层。
16.根据权利要求14或15所述的半导体器件，其中所述第三半导体层包括单晶硅。
17.根据权利要求1-16中任一项所述的半导体器件，其中，所述第一半导体结构还包括所述NAND存储器单元的阵列的外围电路。
18.根据权利要求1-17中任一项所述的半导体器件，其中，所述第二半导体结构还包括所述DRAM单元的阵列的外围电路。
19.根据权利要求1-18中任一项所述的半导体器件，其中，所述第三半导体结构还包括所述NAND存储器单元的阵列或所述DRAM单元的阵列中的至少一个的外围电路。
20.根据权利要求1-19中任一项所述的半导体器件，其中，
所述第一半导体结构包括垂直位于所述第一键合层和所述NAND存储器单元的阵列之间的第一互连层；
所述第二半导体结构包括垂直位于所述第二键合层和所述DRAM单元的阵列之间的第二互连层；并且
所述第三半导体结构包括垂直位于所述第三键合层和所述处理器之间的第三互连层。
21.根据权利要求20所述的半导体器件，其中，
通过所述第一互连层和所述第三互连层、所述第一键合接触部以及所述第一组第三键合接触部，所述处理器和所述SRAM单元的阵列电连接到所述NAND存储器单元的阵列；并且
通过所述第二互连层和所述第三互连层、所述第二键合接触部以及所述第二组第三键合接触部，所述处理器和所述SRAM单元的阵列电连接到所述DRAM单元的阵列。
22.根据权利要求21所述的半导体器件，其中通过所述第一互连层、所述第二互连层和所述第三互连层以及所述第一键合接触部、所述第二键合接触部和所述第三键合接触部，所述NAND存储器单元的阵列电连接到所述DRAM单元的阵列。
23.根据权利要求1-22中任一项所述的半导体器件，其中，所述SRAM单元的阵列分布在所述第三半导体结构中的多个分离区域中。
24.一种形成半导体器件的方法，包括：
在第一晶片上形成多个第一半导体结构，其中至少一个所述第一半导体结构包括NAND存储器单元的阵列和包含多个第一键合接触部的第一键合层；
将所述第一晶片分割成多个第一管芯，使得至少一个所述第一管芯包括所述至少一个第一半导体结构；
在第二晶片上形成多个第二半导体结构，其中至少一个所述第二半导体结构包括动态随机存取存储器(DRAM)单元的阵列和包含多个第二键合接触部的第二键合层；
将所述第二晶片分割成多个第二管芯，使得至少一个所述第二管芯包括所述至少一个第二半导体结构；
在第三晶片上形成多个第三半导体结构，其中至少一个所述第三半导体结构包括：处理器、静态随机存取存储器(SRAM)单元的阵列、以及包含多个第三键合接触部的第三键合层；
将所述第三晶片分割成多个第三管芯，使得至少一个所述第三管芯包括所述至少一个第三半导体结构；以及
将(i)所述第三管芯与(ii)所述第一管芯和所述第二管芯中的每一个以面对面的方式键合，使得所述第三半导体结构键合到所述第一半导体结构和所述第二半导体结构中的每一个，其中所述第一键合接触部在第一键合界面处与第一组所述第三键合接触部接触，并且所述第二键合接触部在第二键合界面处与第二组所述第三键合接触部接触。
25.根据权利要求24所述的方法，其中形成所述多个第一半导体结构包括：
在所述第一晶片上形成所述NAND存储器单元的阵列；
技术研发人员：程卫华，刘峻，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。