半导体器件及其制造方法技术

提供半导体器件。半导体器件包括：衬底；第一鳍型图案和第二鳍型图案，其从衬底的上表面突出并彼此隔开；第一鳍型图案上的第一半导体图案；第二鳍型图案上的第二半导体图案；和第一半导体图案和第二半导体图案之间的阻挡图案，第一半导体图案的一部分插入到阻挡图案中。

Semiconductor devices and manufacturing methods

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用本申请要求于2018年7月27日在韩国知识产权局提交的韩国专利申请No.10-2018-0087828的权益，其公开内容以其整体通过引用合并于此。
本专利技术构思涉及半导体器件及其制造方法。
技术介绍
近来，半导体器件已经是小型化的且已经在性能上得到改善。因此，半导体器件中包括的晶体管的小的结构差异非常影响半导体器件的性能。另一方面，随着半导体器件小型化，相邻晶体管的源极/漏极区域可能彼此短路。
技术实现思路
本专利技术构思的方面提供用于制造半导体器件的方法，其能够通过防止相邻晶体管的源极/漏极区域的短路来改善半导体器件的良率而不减小晶体管的源极/漏极的大小。本专利技术构思的方面不限于上述那些，且没提到的其他方面可由本领域技术人员根据下面的描述清楚的理解。根据本专利技术构思的一些实施例，提供半导体器件，包括：衬底；第一鳍型图案和第二鳍型图案，其从衬底的上表面突出并彼此隔开；第一鳍型图案上的第一半导体图案；第二鳍型图案上的第二半导体图案；和第一半导体图案和第二半导体图案之间的阻挡图案，第一半导体图案的一部分插入到阻挡图案中。根据本专利技术构思的一些实施例，提供半导体器件，包括：衬底上的第一鳍型图案和第二鳍型图案，其突出以沿第一方向延伸且彼此隔开；第一鳍型图案上的第一栅极结构，其沿与第一方向不同的第二方向延伸；第一半导体图案，其设置在第一栅极结构的至少一侧上且设置在第一鳍型图案上；第二鳍型图案上的第二栅极结构，其沿第二方向延伸且与第一栅极结构隔开；第二半导体图案，其设置在第二栅极结构的至少一侧上且设置在第二鳍型图案上；和阻挡图案，其设置在第一半导体图案和第二半导体图案之间且设置在第一栅极结构和第二栅极结构之间，其中，第一半导体图案的一部分插入到阻挡图案中。根据本专利技术构思的一些实施例，提供半导体器件，包括：第一晶体管，其包括第一栅极结构和第一半导体图案，第一半导体图案设置在第一栅极结构的至少一侧上；第二晶体管，其包括第二栅极结构和第二半导体图案，第二半导体图案设置在第二栅极结构的至少一侧上；和第一半导体图案和第二半导体图案之间的阻挡图案，其中，第一半导体图案的一部分插入到阻挡图案中。附图说明本专利技术构思的上述和其他方面及特征将通过参考附图详细描述其示例性实施例而变得更明显，在附图中：图1是根据本专利技术构思的技术思想的一些实施例的半导体器件的布局图；图2是沿图1的线A-A’截取的截面图；图3是图2的区域K的放大图；图4是沿图1的线B-B’截取的截面图；图5是沿图1的线A-A’截取的截面图；图6是图5的区域J的放大图；图7是沿图1的线B-B’截取的截面图；图8是根据本专利技术构思的技术思想的一些实施例的半导体器件的布局图；图9是沿图8的线C-C’截取的截面图；图10是沿图8的线C-C’截取的截面图；图11是根据本专利技术构思的技术思想的一些实施例的半导体器件的布局图；图12是沿图11的线E-E’截取的截面图；图13至图17是用于解释用于制造根据本专利技术构思的技术思想的一些实施例的半导体器件的方法的中间步骤图；和图18至图22是用于解释用于制造根据本专利技术构思的技术思想的一些实施例的半导体器件的方法的中间步骤图。具体实施方式在根据本专利技术构思的一些实施例的半导体器件的附图中，示例性示出了鳍型晶体管(FinFET)，其包括鳍型图案形状的沟道区域，但本专利技术构思不限于此。当然，根据本专利技术构思的一些实施例的半导体器件可包括平面晶体管、隧道晶体管(FET)、包括纳米线的晶体管、包括纳米片的晶体管或三维(3D)晶体管。此外，根据本专利技术构思的一些实施例的半导体器件可包括双极结型晶体管、横向双扩散晶体管(LDMOS)等。下文中，将参考图1至图4描述根据本专利技术构思的技术思想的一些实施例的半导体器件。图1是根据本专利技术构思的技术思想的一些实施例的半导体器件的布局图。在图1中，为了清楚起见，未示出场绝缘膜(图2的161)和层间绝缘膜(图2的163)。图2是沿图1的线A-A’截取的截面图。图3是图2的区域K的放大图。图4是沿图1的线B-B’截取的截面图。参考图1至图4，根据本专利技术构思的技术思想的一些实施例的半导体器件可包括衬底100、场绝缘膜161、第一鳍型图案101、第二鳍型图案102、第一半导体图案121、第二半导体图案122、层间绝缘膜163和第一阻挡图案131。衬底100可具有基底衬底和外延层堆叠的结构，但实施例不限于此。衬底100可以是硅衬底、砷化镓衬底、锗硅衬底、陶瓷衬底、石英衬底、显示器玻璃衬底等，且可以是SOI(绝缘体上半导体)衬底。下文中，硅衬底将作为示例进行描述。进一步的，衬底100可具有绝缘膜形成在硅衬底上的形式。第一鳍型图案101和第二鳍型图案102可从衬底100的上表面100U突出。第一鳍型图案101和第二鳍型图案102可沿第一方向D1延伸。第一鳍型图案101和第二鳍型图案102可彼此隔开。第一鳍型图案101的其上设置有第一半导体图案121的部分的上表面与场绝缘膜161的上表面161U基本位于相同的平面上。第一鳍型图案101的其上设置有第一栅极结构140部分的上表面可从例如场绝缘膜161的上表面161U突出。第一鳍型图案101和第二鳍型图案102可以是衬底100的一部分且可包括从衬底100生长的外延层。第一鳍型图案101和第二鳍型图案102中的每个可包括例如作为元素半导体材料的硅或锗。进一步的，第一鳍型图案101和第二鳍型图案102中的每个可包括化合物半导体，且可包括例如IV-IV族化合物半导体或III-V族化合物半导体。具体地，以IV-IV族化合物半导体作为示例，第一鳍型图案101和第二鳍型图案102中的每个可以是二元化合物或三元化合物，其包含以下中的至少两个：碳(C)、硅(Si)、锗(Ge)和锡(Sn)、或通过利用IV族元素掺杂这些元素获得的化合物。以III-V族化合物半导体作为示例，第一鳍型图案101和第二鳍型图案102中的每个可以是以下之一：二元化合物、三元化合物或四元化合物，其由铝(Al)、镓(Ga)和铟(In)中的至少一个作为III组元素与磷(P)、砷(As)和锑(Sb)中的至少一个作为V组元素键合形成。在附图中，第一鳍型图案101和第二鳍型图案102的各个侧表面被示出为具有从衬底100的上表面100U的任一倾斜，但专利技术构思的技术思想不限于此。例如，理所当然的是，第一鳍型图案101和第二鳍型图案102中的每个的侧表面可以垂直于衬底100的上表面100U，这取决于工艺。场绝缘膜161可设置在衬底100上。场绝缘膜161可包住第一鳍型图案101和第二鳍型图案102中的每个的至少一部分。场绝缘膜161可包括例如含有以下中的至少一个的材料：氧化硅膜、氮化硅膜和氮氧化硅膜。第一栅极结构140可设置在第一鳍型图案101上以交叉第一鳍本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底；/n第一鳍型图案和第二鳍型图案，所述第一鳍型图案和第二鳍型图案从所述衬底的上表面突出并彼此隔开；/n第一半导体图案，其位于所述第一鳍型图案上；/n第二半导体图案，其位于所述第二鳍型图案上；和/n阻挡图案，其位于所述第一半导体图案和所述第二半导体图案之间，/n所述第一半导体图案的一部分插入到所述阻挡图案中。/n

【技术特征摘要】
20180727 KR 10-2018-00878281.一种半导体器件，包括：
衬底；
第一鳍型图案和第二鳍型图案，所述第一鳍型图案和第二鳍型图案从所述衬底的上表面突出并彼此隔开；
第一半导体图案，其位于所述第一鳍型图案上；
第二半导体图案，其位于所述第二鳍型图案上；和
阻挡图案，其位于所述第一半导体图案和所述第二半导体图案之间，
所述第一半导体图案的一部分插入到所述阻挡图案中。


2.根据权利要求1所述的半导体器件，还包括：
位于所述衬底上的场绝缘膜，其包住所述第一鳍型图案和所述第二鳍型图案中的每个的至少一部分；和
层间绝缘膜，其设置在所述场绝缘膜上且覆盖所述第一半导体图案和所述第二半导体图案，
其中，所述阻挡图案设置在所述层间绝缘膜中且延伸到所述场绝缘膜的上表面。


3.根据权利要求1所述的半导体器件，还包括：
位于所述衬底上的场绝缘膜，其包住所述第一鳍型图案和所述第二鳍型图案中的每个的至少一部分；和
层间绝缘膜，其设置在所述场绝缘膜上且覆盖所述第一半导体图案和所述第二半导体图案，
所述阻挡图案设置在所述层间绝缘膜中且设置为与所述场绝缘膜的上表面隔开。


4.根据权利要求1所述的半导体器件，其中，所述第一鳍型图案和所述第二鳍型图案沿第一方向延伸，
所述半导体器件还包括：
位于所述第一鳍型图案上的第一栅极结构，其沿与所述第一方向不同的第二方向延伸；和
位于所述第二鳍型图案上的第二栅极结构，其沿所述第二方向延伸且与所述第一栅极结构隔开；
所述第一半导体图案设置在所述第一栅极结构的至少一侧上，
所述第二半导体图案设置在所述第二栅极结构的至少一侧上，以及
所述阻挡图案在所述第一栅极结构和所述第二栅极结构之间沿所述第一方向延伸。


5.根据权利要求4所述的半导体器件，其中，所述阻挡图案与所述第二栅极结构隔开。


6.根据权利要求4所述的半导体器件，其中，所述第一栅极结构的一部分插入到所述阻挡图案中，以及
所述阻挡图案接触所述第二栅极结构。


7.根据权利要求4所述的半导体器件，还包括：
第一晶体管，其包括所述第一栅极结构和所述第一半导体图案，以及
第二晶体管，其包括所述第二栅极结构和所述第二半导体图案，
其中，所述第一晶体管和所述第二晶体管是不同类型的晶体管。


8.根据权利要求4所述的半导体器件，还包括：
第一晶体管，其包括所述第一栅极结构和所述第一半导体图案，以及
第二晶体管，其包括所述第二栅极结构和所述第二半导体图案，
其中，所述第一晶体管和所述第二晶体管是相同类型的晶体管。


9.根据权利要求1所述的半导体器件，其中，所述第一鳍型图案和所述第二鳍型图案沿所述第一方向延伸，
所述半导体器件还包括：
位于所述第一鳍型图案和所述第二鳍型图案上的栅极结构，其沿与所述第一方向不同的第二方向延伸，
其中，所述第一半导体图案、所述第二半导体图案和所述阻挡图案设置在所述栅极结构的一侧上。


10.根据权利要求9所述的半导体器件，其中，所述栅极结构包括与所述第一鳍型图案重叠的第一部分和与所述第二鳍型图案重叠的第二部分，以及
通过所述栅极结构的第一部分和所述第一半导体图案形成的第一晶体管与通过所述栅极结构的第二部分和所述第二半导体图案形成的第二晶体管的类型不同。


11.一种半导体器件...

【专利技术属性】
技术研发人员：司空炫哲，裵相友，崔琦铉，朴浚均，郑旭珍，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR