半导体结构及其形成方法技术

一种半导体结构及其形成方法，半导体结构包括：基底，基底内形成有相邻接的阱区和漂移区；栅极结构，位于阱区和漂移区交界处的基底上；源区，位于栅极结构一侧的阱区内；漏区，位于栅极结构另一侧的漂移区内；硅化物阻挡层，位于栅极结构靠近漏区一侧的基底上，且还延伸至栅极结构靠近漏区一侧的侧壁和部分顶部；第一通孔互连结构，位于栅极结构和漏区之间的硅化物阻挡层上。本发明专利技术通过第一通孔互连结构，获得了一种改善LDMOS性能的方式，能够在降低导通电阻的同时，提高击穿电压、改善热载流子注入效应，使得LDMOS的整体性能得到改善。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体芯片的运用越来越广泛，导致半导体芯片受到静电损伤的因素也越来越多。在现有的芯片设计中，常采用静电放电(ESD，ElectrostaticDischarge)保护电路以减少芯片损伤。现有的静电放电保护电路的设计和应用包括：栅接地的N型场效应晶体管(GateGroundedNMOS，简称GGNMOS)保护电路、可控硅(SiliconControlledRectifier，简称SCR)保护电路、横向双扩散场效应晶体管(LateralDoubleDiffusedMOSFET，简称LDMOS)保护电路、双极结型晶体管(BipolarJunctionTransistor，简称BJT)保护电路等。其中，LDMOS由于能承受更高的击穿电压而被广泛运用于ESD保护。为了提高耐压性，源区和漏区之间的衬底内还设置有一个漂移区，漂移区的掺杂浓度较低，因此当LDMOS接高压时，漂移区由于是高阻，所以分压较高，能够承受更高的电压，使得LDMOS的性能得到提高。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高LDMOS的性能。为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底，所述基底内形成有相邻接的阱区和漂移区；栅极结构，位于所述阱区和漂移区交界处的基底上；源区，位于所述栅极结构一侧的阱区内；漏区，位于所述栅极结构另一侧的漂移区内；硅化物阻挡层，位于所述栅极结构靠近所述漏区一侧的基底上，所述硅化物阻挡层还延伸至所述栅极结构靠近所述漏区一侧的侧壁和部分顶部；第一通孔互连结构，位于所述栅极结构和漏区之间的硅化物阻挡层上。相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底内形成有相邻接的阱区和漂移区，所述阱区和漂移区交界处的基底上形成有栅极结构，所述栅极结构一侧的阱区内形成有源区，所述栅极结构另一侧的漂移区内形成有漏区；在所述栅极结构靠近所述漏区一侧的基底上形成硅化物阻挡层，所述硅化物阻挡层还延伸至所述栅极结构靠近所述漏区一侧的侧壁和部分顶部；在所述栅极结构和漏区之间的硅化物阻挡层上形成第一通孔互连结构。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例所述半导体结构中形成有第一通孔互连结构，所述第一通孔互连结构位于所述栅极结构和漏区之间的硅化物阻挡(silicideareablock，SAB)层上，所述第一通孔互连结构、硅化物阻挡层和基底用于构成金属-绝缘体-半导体(metal-insulator-semiconductor，MIS)结构，在器件工作时，所述第一通孔互连结构接地，从而易于使所述第一通孔互连结构下方的漂移区实现耗尽，在所述漂移区内形成耗尽层，由于耗尽层具有不导电的特性，从而有利于降低漏区的电压，因此，本专利技术实施例通过在半导体结构中引入位于栅极结构和漏区之间的硅化物阻挡层上的第一通孔互连结构，获得了一种改善LDMOS性能的方式，能够在降低导通电阻(Ron)的同时，提高LDMOS的击穿电压(breakdownvoltage，BV)、改善热载流子注入效应(hotcarrierinjection，HCI)，使得LDMOS的整体性能得到改善。附图说明图1是一种半导体结构的结构示意图；图2是本专利技术半导体结构一实施例的结构示意图；图3至图12是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，LDMOS的性能仍有待提高。现结合一种半导体结构分析其性能有待提高的原因。参考图1，示出了一种半导体结构的结构示意图。所述半导体结构包括：衬底10，所述衬底10内形成有相邻接的阱区11和漂移区12；栅极结构20，位于所述阱区11和漂移区12交界处的衬底10上，所述栅极结构20包括栅氧化层21以及位于所述栅氧化层21上的栅极层22；源区31，位于所述栅极结构20一侧的阱区11内；漏区32，位于所述栅极结构20另一侧的漂移区12内；硅化物阻挡层34，位于所述栅极结构20靠近所述漏区32一侧的衬底10上，所述硅化物阻挡层34还延伸至所述栅极结构20靠近所述漏区32一侧的侧壁和部分顶部；接触孔插塞(CT)40，与所述栅极结构20、源区31和漏区32电连接；第一金属互连结构50，与所述接触孔插塞40电连接。目前为了提高LDMOS的击穿电压，通常采用的方法是采用延长栅极结构20的长度L1、延长硅化物阻挡层34的长度L2、或者降低漂移区12的掺杂浓度来实现。但是，采用上述方法后，LDMOS的导通电阻又会迅速增加，从而限制了LDMOS的开关速度。因此，如何在提高击穿电压的同时降低导通电阻，成为了改善LDMOS性能所亟需解决的问题。为了解决所述技术问题，本专利技术实施例所述半导体结构中，所述栅极结构和漏区之间的硅化物阻挡层上形成有第一通孔互连结构，所述第一通孔互连结构、硅化物阻挡层和基底构成了MIS结构，所述MIS结构易于使所述第一通孔互连结构下方的漂移区实现耗尽，从而有利于降低漏区的电压，即通过第一通孔互连结构，获得了另一种改善LDMOS性能的方式。为使本专利技术实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图2是本专利技术半导体结构一实施例的结构示意图。参考图2，所述半导体结构包括：基底100，所述基底100内形成有相邻接的阱区110和漂移区120；栅极结构200，位于所述阱区110和漂移区120交界处基底100上；源区310，位于所述栅极结构200一侧的阱区110内；漏区320，位于所述栅极结构200另一侧的漂移区120内；硅化物阻挡层340，位于所述栅极结构200靠近所述漏区320一侧的基底100上，所述硅化物阻挡层340还延伸至所述栅极结构200靠近所述漏区320一侧的侧壁和部分顶部；第一通孔互连结构621，位于所述栅极结构200和漏区320之间的硅化物阻挡层340上。以下将结合附图对本专利技术实施例提供的半导体结构进行详细说明。所述基底100为LDMOS的形成提供工艺平台。本实施例中，以所述LDMOS为平面晶体管为例，所述基底100相应为平面衬底。在其他实施例中，当所述LDMOS为鳍式场效应晶体管时，所述基底相应包括衬底以及位于所述衬底上分立的鳍部。本实施例中，所述基底100为硅衬底。在其他实施例中，所述基底还可以为锗衬底、锗化硅衬底、碳化硅衬底、砷化镓衬底或镓化铟衬底等其他材料的衬底，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述阱区110和漂移区120位于所述基底100内，且所述阱区110和漂移区120相接触，所述阱区110作为横向扩散区以形成具有浓度梯度的沟道，所述漂移区120用于承受较大的分压。所述漂移区120内的掺杂离子类型与所述阱区110内的掺杂离子类型不同。具体地，所述LDMOS为N型晶体管时，本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n基底，所述基底内形成有相邻接的阱区和漂移区；/n栅极结构，位于所述阱区和漂移区交界处的基底上；/n源区，位于所述栅极结构一侧的阱区内；/n漏区，位于所述栅极结构另一侧的漂移区内；/n硅化物阻挡层，位于所述栅极结构靠近所述漏区一侧的基底上，所述硅化物阻挡层还延伸至所述栅极结构靠近所述漏区一侧的侧壁和部分顶部；/n第一通孔互连结构，位于所述栅极结构和漏区之间的硅化物阻挡层上。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
基底，所述基底内形成有相邻接的阱区和漂移区；
栅极结构，位于所述阱区和漂移区交界处的基底上；
源区，位于所述栅极结构一侧的阱区内；
漏区，位于所述栅极结构另一侧的漂移区内；
硅化物阻挡层，位于所述栅极结构靠近所述漏区一侧的基底上，所述硅化物阻挡层还延伸至所述栅极结构靠近所述漏区一侧的侧壁和部分顶部；
第一通孔互连结构，位于所述栅极结构和漏区之间的硅化物阻挡层上。


2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：介质层，位于所述基底上；
所述第一通孔互连结构位于所述介质层内，且所述第一通孔互连结构为一体结构。


3.如权利要求2所述的半导体结构，其特征在于，所述介质层包括：位于所述基底上的层间介质层、位于所述层间介质层上的第一金属层间介质层、以及位于所述第一金属层间介质层上的第二金属层间介质层；
所述第一通孔互连结构位于所述第二金属层间介质层、第一金属层间介质层和层间介质层内；
所述半导体结构还包括：位于所述层间介质层内的接触孔插塞，所述接触孔插塞与所述栅极结构、源区和漏区电连接；位于所述第一金属层间介质层内的第一金属互连结构，所述第一金属互连结构与所述接触孔插塞电连接；位于所述第二金属层间介质层内的第二通孔互连结构，所述第二通孔互连结构与所述第一金属互连结构电连接。


4.如权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述第二金属层间介质层内的第一金属层，所述第一金属层与所述第一通孔互连结构顶部相接触，所述第一金属层和所述第一通孔互连结构用于构成第二金属互连结构；
位于所述第二金属层间介质层内的第二金属层，所述第二金属层与所述第二通孔互连结构顶部相接触，所述第二金属层和所述第二通孔互连结构用于构成第三金属互连结构。


5.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括接触孔刻蚀停止层，覆盖所述基底、栅极结构和硅化物阻挡层；
所述第一通孔互连结构位于所述接触孔刻蚀停止层上。


6.如权利要求1所述的半导体结构，其特征在于，沿垂直于所述栅极结构侧壁的方向，所述第一通孔互连结构的尺寸为0.2μm至5μm。


7.如权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：阻挡层，位于所述第一通孔互连结构与所述介质层之间、以及所述第一通孔互连结构与所述硅化物阻挡层之间。


8.如权利要求7所述的半导体结构，其特征在于，所述阻挡层的材料为Ti、Ta、W、TiN、TaN、TiSiN、TaSiN、WN或WC中的一种或几种。


9.如权利要求1所述的半导体结构，其特征在于，所述第一通孔互连结构的材料为Cu、Al或W。


10.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底内形成有相邻接的阱区和漂移区，所述阱区和漂移区交界处的基底上形成有栅极结构，所述栅极结构一侧的阱区内形成有源区，所述栅极结构另一侧的漂移区内形成有漏区；
在所述栅极结构靠近所述漏区一侧的基底上形成硅化物阻挡层，所述硅化物阻挡层还延伸至所述栅极结构靠近所述漏区一侧的侧壁和部分顶部；
在所述栅极结构和漏区之间的硅化物阻挡层上形成第一通孔互连结构。


11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述硅化物阻挡层后，形成所述第一通孔互连结构之前，还包括：在所述基底上形成覆盖所...

【专利技术属性】
技术研发人员：杨震，王刚宁，郭兵，赵国旭，赵晓燕，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31