半导体器件制造技术

一种半导体器件包括：在衬底上沿第一方向延伸的有源鳍；沿第二方向延伸并与有源鳍交叉的栅电极；在栅电极的两个侧壁上的栅极间隔层；以及在栅电极的至少一侧的有源鳍的凹陷区域中的源极/漏极区域。源极/漏极区域可以包括基层，该基层与有源鳍接触并且具有在凹陷区域的内侧壁上在第一方向上彼此相对的内端和外端。源极/漏极区域可以包括基层上的第一层。第一层可以包括浓度高于基层中包括的锗(Ge)的浓度的锗(Ge)。基层的外端可以与第一层接触，并且可以具有在平面上朝向栅电极的外部凸出的形状。

semiconductor device

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2018年7月23日在韩国知识产权局提交的韩国专利申请No.10-2018-0085563的优先权，其公开内容通过引用整体并入本文。
本专利技术构思涉及半导体器件。
技术介绍
随着对半导体器件的高性能、高速和/或多功能性的需求增加，半导体器件的集成度已增加。当制造对应于半导体器件的高集成趋势的半导体器件时，该半导体器件可包括具有精细宽度或精细分隔距离的图案。此外，为了调整由于平面金属氧化物半导体FET(MOSFET)的尺寸减小而导致的操作特性，已经开发了包括具有三维结构的沟道的FinFET的半导体器件。
技术实现思路
本专利技术构思的一个方面是提供一种具有改善的电气特性的半导体器件。根据本专利技术构思的一个方面，一种半导体器件包括：衬底；在衬底上的有源鳍，所述有源鳍沿第一方向延伸，所述有源鳍包括凹陷区域；在衬底上的栅电极，所述栅电极与有源鳍交叉，使得有源鳍的凹陷区域位于栅电极的至少一侧，所述栅电极沿第二方向延伸，所述栅电极包括侧壁；在所述栅电极的侧壁上的栅极间隔层；以及位于所述有源鳍的凹陷区域中的源极/漏极区域。源极/漏极区域可以包括与有源鳍接触的基层和在所述基层上的第一层。基层可以包括在第一方向上彼此相对的内端和外端。基层可以位于凹陷区域的内侧壁上。第一层可以包括浓度高于基层中包括的锗(Ge)的浓度的锗(Ge)，并且基层的外端可以与第一层接触。基层的外端可以具有在平面上朝向栅电极的外部向外凸出的形状。根据本专利技术构思的一个方面，一种半导体器件包括：衬底；在衬底上的有源鳍，所述有源鳍在衬底上沿一个方向延伸，所述有源鳍包括凹陷区域；在衬底上的栅电极，所述栅电极延伸并与有源鳍交叉，使得有源鳍的凹陷区域位于栅电极的至少一侧；以及位于有源鳍的凹陷区域中的源极/漏极区域。源极/漏极区域可以包括具有不同浓度的锗(Ge)的第一层和第二层。第一层的端部可以具有在平面上朝向栅电极的外部凸出的区域，在所述第一层的端部中，第一层可与位于凹陷区域的内侧壁上的第二层接触。根据本专利技术构思的一个方面，一种半导体器件包括：衬底；在衬底上的有源鳍，所述有源鳍在衬底上沿一个方向延伸，所述有源鳍包括凹陷区域；在衬底上的栅电极，所述栅电极延伸并与有源鳍交叉，使得有源鳍的凹陷区域位于栅电极的至少一侧；以及在有源鳍的凹陷区域中的外延层。有源鳍的端部和外延层的端部中的至少一个可以具有在平面上朝向栅电极的外部凸出的区域。有源鳍的端部可以通过栅电极的至少一侧中的凹陷区域限定。附图说明通过以下结合附图的详细描述，将更清楚地理解本专利技术构思的上述和其他方面、特征和其他效果，附图中：图1是示出根据示例实施例的半导体器件的平面图；图2A至图2D是示出根据示例实施例的半导体器件的截面图；图3是示出根据示例实施例的半导体器件的局部放大平面图；图4A和图4B是示出根据示例实施例的半导体器件的一部分的截面图；图5A至图6B是示出根据示例实施例的半导体器件的平面图和截面图；图7A和图7B是示出根据示例实施例的半导体器件的平面图和截面图；图8是示出根据示例实施例的半导体器件的平面图；图9A和图9B是示出根据示例实施例的半导体器件的平面图和截面图；图10A和图10B是示出根据示例实施例的半导体器件的平面图和截面图；图11A至图20B是示出根据示例实施例的制造半导体器件的方法的工艺顺序的图；图21A至图23B是示出根据示例实施例的制造半导体器件的方法的工艺顺序的图；图24是包括根据示例实施例的半导体器件的SRAM单元的电路图；图25是示出包括根据示例实施例的半导体器件的电子装置的框图；和图26是包括根据示例实施例的半导体器件的系统的示意图。具体实施方式在下文中，将参考附图详细描述本专利技术构思的示例实施例。图1是示出根据示例实施例的半导体器件的平面图。图2A至图2D是示出根据示例实施例的半导体器件的截面图。图2A至图2D示出了沿线IIa-IIa'、线IIb-IIb'、线IIc-IIc'和线IId-IId'截取的图1的半导体器件的横截面。为了便于说明，在图1至图2D中仅示出了半导体器件的一些组件。参考图1至图2D，半导体器件100可以包括衬底101、有源鳍105、元件隔离层110、源极/漏极区域150、栅极结构160和层间绝缘层190。栅极结构160可以包括栅极介电层162、栅电极165和栅极间隔层166。半导体器件100可以包括FinFET元件——在其中有源鳍105具有鳍结构的晶体管。FinFET元件可以包括基于有源鳍105和栅极结构160的位置设置的彼此交叉的晶体管。例如，晶体管可以是PMOS晶体管。衬底101可以具有在X方向和Y方向上延伸的上表面。衬底101可以包括半导体材料，例如IV族半导体、III-V族化合物半导体或II-VI族化合物半导体。例如，IV族半导体可以包括硅、锗或硅锗。衬底101可以被提供为体晶圆、外延层、绝缘体上硅(SOI)层、绝缘体上半导体(SeOI)层等。元件隔离层110可以在衬底101中限定有源鳍105。可以使用例如浅沟槽隔离(STI)工艺来形成元件隔离层110。根据示例实施例，元件隔离层110可以包括在有源鳍105之间朝向衬底101的下部延伸得更深的区域。元件隔离层110可以具有弯曲的上表面，该上表面具有朝向有源鳍105而变得更高的水平，但是，元件隔离层110的上表面的形状不限于此。元件隔离层110可以由绝缘材料形成。元件隔离层110可以是例如氧化物、氮化物、或者它们的组合。有源鳍105可以在衬底101中由元件隔离层110限定，并且可以在第一方向(例如，X方向)上延伸。有源鳍105可以具有从衬底101突出的有源鳍的结构。有源鳍105的上端可以从元件隔离层110的上表面突出所需的(和/或可替换地，预定的)量。有源鳍105可以由衬底101的一部分形成，并且可以包括从衬底101生长的外延层。同时，衬底101上的有源鳍105的一部分可以在栅极结构160的两侧是凹陷的，并且源极/漏极区域150可以设置在凹陷的有源鳍105上。因此，通过比较图2C和图2D可以看出，有源鳍105可以在栅极结构160下方具有相对高的高度。根据示例实施例，有源鳍105可包括杂质。源极/漏极区域150可以设置在位于栅极结构160的两侧中和/或邻近栅极结构160的两侧的凹陷区域RC上，在凹陷区域RC中，每个有源鳍105凹陷。凹陷区域RC在栅极结构160之间在X方向上延伸，并且可以具有在X方向上位于两端的内侧壁和位于内侧壁之间的底表面。源极/漏极区域150可以被提供为晶体管的源极区域或漏极区域。源极/漏极区域150的上表面可以位于与栅极结构160的下表面相同或相似的高度水平处，如图2A所示。同时，根据示例实施例，可以不同地改变源极/漏极区域150和栅极结构160的相对高度。例如，源极/漏极区域150可以具有升高的源极/漏极的形式，其中上表面位本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底；/n在所述衬底上的有源鳍，所述有源鳍沿第一方向延伸，所述有源鳍包括凹陷区域；/n在所述衬底上的栅电极，所述栅电极与所述有源鳍交叉，使得所述有源鳍的所述凹陷区域位于所述栅电极的至少一侧，所述栅电极沿第二方向延伸，所述栅电极包括侧壁；/n在所述栅电极的所述侧壁上的栅极间隔层；以及/n在所述有源鳍的所述凹陷区域中的源极/漏极区域，/n所述源极/漏极区域包括与所述有源鳍接触的基层和在所述基层上的第一层，/n所述基层包括在所述第一方向上彼此相对的内端和外端，/n所述基层位于所述凹陷区域的内侧壁上，/n所述第一层包括浓度高于所述基层中的锗(Ge)的浓度的锗(Ge)，/n所述基层的外端与所述第一层接触，并且/n所述基层的外端具有在平面上朝向所述栅电极的外部向外凸出的形状。/n

【技术特征摘要】
20180723 KR 10-2018-00855631.一种半导体器件，包括：
衬底；
在所述衬底上的有源鳍，所述有源鳍沿第一方向延伸，所述有源鳍包括凹陷区域；
在所述衬底上的栅电极，所述栅电极与所述有源鳍交叉，使得所述有源鳍的所述凹陷区域位于所述栅电极的至少一侧，所述栅电极沿第二方向延伸，所述栅电极包括侧壁；
在所述栅电极的所述侧壁上的栅极间隔层；以及
在所述有源鳍的所述凹陷区域中的源极/漏极区域，
所述源极/漏极区域包括与所述有源鳍接触的基层和在所述基层上的第一层，
所述基层包括在所述第一方向上彼此相对的内端和外端，
所述基层位于所述凹陷区域的内侧壁上，
所述第一层包括浓度高于所述基层中的锗(Ge)的浓度的锗(Ge)，
所述基层的外端与所述第一层接触，并且
所述基层的外端具有在平面上朝向所述栅电极的外部向外凸出的形状。


2.根据权利要求1所述的半导体器件，其中，所述基层的内端的至少部分位于所述栅电极下方。


3.根据权利要求1所述的半导体器件，其中
所述第一层具有在所述凹陷区域的内侧壁上在所述第一方向上彼此相对的内端和外端，并且
所述第一层的外端具有在平面上从所述栅电极向外凸出的区域。


4.根据权利要求3所述的半导体器件，其中，所述第一层的内端的至少一部分位于所述栅极间隔层下方。


5.根据权利要求1所述的半导体器件，其中，所述基层和所述第一层的至少一部分位于所述凹陷区域的内侧壁上的所述栅极间隔层下方。


6.根据权利要求1所述的半导体器件，其中，所述基层由硅(Si)形成。


7.根据权利要求1所述的半导体器件，其中，所述基层的外端不由所述有源鳍的晶面限定。


8.根据权利要求1所述的半导体器件，其中，所述第一层是硅锗(SiGe)层，所述硅锗(SiGe)层包括在20at.％到40at.％的范围内的锗(Ge)。


9.根据权利要求1所述的半导体器件，其中
所述源极/漏极区域还包括在所述第一层上的第二层，
所述第二层填充所述凹陷区域，并且
所述第二层包括浓度高于所述第一层中的锗(Ge)的浓度的锗(Ge)。


10.根据权利要求1所述的半导体器件，其中，所述基层的内端包括垂直于所述衬底的上表面延伸的区域。


11.根据权利要求1所述的半导体器件，其中，所述基层包括浓度高于所述有源鳍中的锗(Ge)的浓度的锗(Ge)。


12.根据权利要求1所述的半导体器件，其中，所述基层包括浓度高于所述有源鳍中的锗(Ge)的浓度的硼(B)或镓(Ga)。


13.根据权利要求1所述的半导体器件，其中，所述基层具有在3nm至5nm的范围内的厚度。


14.根据权利要求1所述的半导体器件，其中
所述栅电极包括第一侧和与所述第一侧相对的第二侧，
所述源极/漏极区域位于所述栅电极的第一侧和第二侧二者处，
沿着所述有源鳍在所述第二方向上的中心从位于一侧的所述基层的外端到位于另...

【专利技术属性】
技术研发人员：赵南奎，金锡勋，姜明一，慎居明，李承勋，李正允，崔珉姬，崔正鍲，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR