半导体器件制造技术

提供了一种半导体器件。所述半导体器件包括基底、位于基底上的底电极、靠近底电极的侧壁位于基底上的第一支撑层、覆盖底电极的侧壁和顶表面的介电层以及位于介电层上的顶电极。底电极包括第一部分。底电极的第一部分可以位于第一支撑层上。

semiconductor device

【技术实现步骤摘要】
半导体器件本申请要求于2018年7月23日在韩国知识产权局提交的第10-2018-0085553号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
专利技术构思涉及一种半导体器件，更具体地，涉及一种具有改善的可靠性的半导体器件。
技术介绍
最近，在诸如移动电话和膝上型计算机的电子工业中对轻、小、快、多功能、性能优异和高度可靠性的产品的需求已经日益增长。为了满足这些要求，需要增加集成度并且也需要改善半导体存储器器件的性能。使电容器的容量最大增加是改善高度集成的半导体存储器器件的可靠性的一种途径。电容器底电极的纵横比越高，电容器的容量越大。因此，已经对用于形成高纵横比的电容器的工艺技术进行了各种研究。
技术实现思路
专利技术构思的一些示例实施例提供了一种具有改善的可靠性的半导体器件。专利技术构思的一些示例实施例提供了一种制造具有改善的可靠性的半导体器件的方法。专利技术构思的特征和/或效果不限于上面提及的特征和/或效果，本领域技术人员将通过下面的描述清楚地理解上面未提及的其他特征和/或效果。根据专利技术构思的一些示例实施例，一种半导体器件可以包括基底、位于基底上的底电极、靠近底电极的侧壁位于基底上的第一支撑层、覆盖底电极的侧壁和底电极的顶表面的介电层以及位于介电层上的顶电极。底电极可以包括第一部分。底电极的第一部分可以位于第一支撑层上。根据专利技术构思的一些示例实施例，一种半导体器件可以包括基底、位于基底上的底电极、覆盖底电极的表面的介电层和位于介电层上的顶电极。底电极可以包括从底电极的侧壁突出的多个突起。所述多个突起可以具有凸状弯曲表面。根据专利技术构思的一些示例实施例，一种半导体器件可以包括基底、位于基底上的多个底电极、介电层以及位于介电层上的顶电极。所述多个底电极中的每个可以包括侧壁和多个第一部分，所述多个第一部分可以位于所述多个突起之间并且可以彼此竖直分隔开。所述多个底电极可以包括第一底电极和第二底电极。第一底电极的所述多个第一部分和第二底电极的所述多个第一部分之间的距离可以是均匀的。附图说明图1示出了示出根据专利技术构思的一些示例实施例的半导体器件的平面图。图2示出了示出根据专利技术构思的一些示例实施例的半导体器件的沿图1的线I-I'截取的剖视图。图3示出了示出图2的部分A的放大图。图4示出了示出根据专利技术构思的一些示例实施例的半导体器件的沿图1的线I-I'截取的剖视图。图5示出了示出根据专利技术构思的一些示例实施例的半导体器件的平面图。图6示出了示出根据专利技术构思的一些示例实施例的半导体器件的沿图5的线II-II'截取的剖视图。图7示出了示出根据专利技术构思的一些示例实施例的底电极的放大的剖视图。图8示出了示出根据专利技术构思的一些示例实施例的半导体器件的平面图。图9示出了示出根据专利技术构思的一些示例实施例的半导体器件的沿图8的线III-III'截取的剖视图。图10、图11和图13至图16示出了示出根据专利技术构思的一些示例实施例的制造半导体器件的方法的沿图1的线I-I'截取的剖视图。图12A和图12B示出了示出图11的部分B的放大图。具体实施方式图1示出了示出根据专利技术构思的一些示例实施例的半导体器件的平面图。图2示出了示出根据专利技术构思的一些示例实施例的半导体器件的沿图1的线I-I'截取的剖视图。图3示出了示出图2的部分A的放大图。参照图1和图2，半导体器件可以包括接触插塞110、底电极LE、第一支撑层SL1、第二支撑层SL2、介电层130和顶电极UE。接触插塞110可以设置在基底100上。基底100可以是半导体基底，诸如硅(Si)基底、锗(Ge)基底或硅锗(SiGe)基底。接触插塞110可以沿第一方向X以锯齿形式布置。接触插塞110可以包括半导体材料(例如，多晶硅)、金属-半导体化合物(例如，硅化钨)、导电金属氮化物层(例如，氮化钛、氮化钽或氮化钨)和金属材料(例如，钛、钨或钽)中的一种或更多种。层间介电层112可以设置在基底100上。层间介电层112可以填充彼此相邻的接触插塞110之间的间隙。层间介电层112可以包括氧化硅层、氮化硅层和氮氧化硅层中的一种或更多种。虽然未示出，但是可以在基底100上和/或在基底100中设置多条字线以及与字线交叉的多条位线。层间介电层112可以形成为覆盖字线和位线。可以在每条字线的相对侧上于基底100中形成杂质区域，每个接触插塞110可以连接到杂质区域中的一个。底电极LE可以设置在接触插塞110上。每个底电极LE可以具有柱形形状，例如，圆柱形形状。底电极LE可以包括例如金属材料(例如，钴、钛、镍、钨或钼)、金属氮化物层(例如，氮化钛(TiN)层、氮化钛硅(TiSiN)层、氮化钛铝(TiAlN)层、氮化钽(TaN)层、氮化钽铝(TaAlN)层或氮化钨(WN)层)、贵金属层(例如，铂(Pt))、钌(Ru)或铱(Ir))、导电氧化物层(例如，PtO、RuO2、IrO2、SRO(SrRuO3)、BSRO((Ba,Sr)RuO3)、CRO(CaRuO3)、LSCo)以及金属硅化物层中的一种或更多种。下面将进一步详细讨论底电极LE。第一支撑层SL1可以设置在底电极LE的侧壁上。第一支撑层SL1可以围绕底电极LE的侧壁的一部分。第二支撑层SL2可以设置在底电极LE的侧壁上，同时被安置在第一支撑层SL1之上。第二支撑层SL2可以围绕底电极LE的侧壁的另一部分。第二支撑层SL2和第一支撑层SL1可以在与基底100的顶表面垂直的方向上彼此分隔开。第二支撑层SL2可以具有位于与底电极LE的顶表面的水平相同的水平处的顶表面。第一支撑层SL1可以比第二支撑层SL2更靠近基底100。第一支撑层SL1和第二支撑层SL2可以是例如碳氮化硅(SiCN)层。每个底电极LE可以包括第一部分P1和第二部分P2。第一部分P1可以位于第一支撑层SL1上(或位于第一支撑层SL1之上)，第二部分P2可以位于第一支撑层SL1下方。第一部分P1可以包括下部段LP和上部段UP。下部段LP可以设置在第一支撑层SL1与第二支撑层SL2之间，上部段UP可以设置在下部段LP上并且可以与第二支撑层SL2水平地叠置。底电极LE的上部段UP可以具有平坦的侧壁。底电极LE的下部段LP可以具有不平坦的侧壁。底电极LE的下部段LP可以具有从下部段LP的侧壁突出的多个突起200。多个突起200的数目可以等于或大于2。多个突起200可以在竖直方向上彼此分隔开。多个突起200可以设置为与第一支撑层SL1彼此分隔开。多个突起200可以具有凸状弯曲表面。多个突起200可以具有彼此不同的尺寸。如图3中所示，多个突起200可以具有彼此不同的突起长度L。如图3中所示，多个突起200可以具有彼此不同的剖面面积ARE。多个突起200中的每个可以具有大约3nm至大约7nm的竖直厚度DT1。参照图3，底电极LE可以包括彼此相邻的第一底电极LE1和第二底电极LE2。第一底电极LE1和第二底电极本文档来自技高网...

【技术保护点】
1.一种半导体器件，所述半导体器件包括：/n基底；/n底电极，位于基底上，底电极包括第一部分，第一部分包括从第一部分的侧壁突出的多个突起；/n第一支撑层，靠近底电极的侧壁位于基底上，底电极的第一部分位于第一支撑层上；/n介电层，覆盖底电极的侧壁和底电极的顶表面；以及/n顶电极，位于介电层上。/n

【技术特征摘要】
20180723 KR 10-2018-00855531.一种半导体器件，所述半导体器件包括：
基底；
底电极，位于基底上，底电极包括第一部分，第一部分包括从第一部分的侧壁突出的多个突起；
第一支撑层，靠近底电极的侧壁位于基底上，底电极的第一部分位于第一支撑层上；
介电层，覆盖底电极的侧壁和底电极的顶表面；以及
顶电极，位于介电层上。


2.根据权利要求1所述的半导体器件，所述半导体器件还包括：
第二支撑层，位于底电极的侧壁上，第二支撑层位于第一支撑层上，其中，
第一部分包括下部段和上部段，
下部段位于第一支撑层与第二支撑层之间，上部段位于下部段上，
所述多个突起沿下部段的侧壁布置。


3.根据权利要求2所述的半导体器件，其中，上部段的侧壁是平坦的。


4.根据权利要求1所述的半导体器件，其中，底电极的侧壁具有从底电极的顶表面凹陷的凹部段，
凹部段位于底电极的上角处。


5.根据权利要求1所述的半导体器件，其中，
底电极还包括位于第一部分下方的第二部分，
第二部分的侧壁是平坦的。


6.根据权利要求1所述的半导体器件，其中，
底电极还包括位于第一支撑层下方的第二部分，
第二部分的侧壁与基底的顶表面垂直。


7.根据权利要求1所述的半导体器件，其中，所述多个突起具有凸状弯曲表面。


8.根据权利要求1所述的半导体器件，其中，底电极在剖面图中的形状是柱形形状或U形形状。


9.根据权利要求1所述的半导体器件，所述半导体器件还包括：
第二支撑层，靠近底电极的侧壁位于第一支撑层上，其中，
第二支撑层的顶表面位于与底电极的顶表面的水平相同的水平处。


10.根据权利要求1所述的半导体器件，其中，所述多个突起与第一支撑层分隔开。


11.根据权利要求1所述的半导体器件，其中，所述多个突起在与基底的顶表面垂直的方向上彼此分隔开。


12.根据权利要求1所述的半导体器件，其中，所述多个突起具有彼此不同的尺寸。


13.根据权利要求1所述的半导体器件，其中，所述多个突起中的每个突起的竖直厚度为3nm至7nm。


14.一种半导体器件，所述半导体器件包括：
基底；
底电极，位于基底上，底电极包括从底电极的侧壁突出的多个突起，所述多个突起具有凸状弯曲表面；
介电层，覆盖底电极的表面；以及
顶电极，位于介电...

【专利技术属性】
技术研发人员：权赫宇，李河英，崔炳德，秋成旼，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR