多层互连部件的互连结构、以及互连结构及其制造方法技术

本文公开了一种互连结构，包括：通孔，设置在介电层中，其中，所述通孔连接第一互连部件和第二互连部件，并且所述通孔包括：通孔阻挡层，与所述介电层物理接触；以及所述通孔包括通孔插塞，设置在所述通孔阻挡层和所述第一互连部件之间，从而使得所述通孔插塞与所述第一互连部件和所述介电层物理接触。本发明专利技术实施例还公开了多层互连部件的互连结构、以及互连结构制造方法。

【技术实现步骤摘要】
多层互连部件的互连结构、以及互连结构及其制造方法
本专利技术的实施例涉及互连结构、多层互连(MLI)部件的互连结构、以及互连结构制造方法。
技术介绍
集成电路(IC)工业已经经历了指数型增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代都比上一代具有更小和更复杂的电路。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小增加了处理和制造IC的复杂性。为了实现这些进步，IC制造工艺也需要类似发展。例如，随着IC部件尺寸不断缩小，多层互连(MLI)部件变得更加紧凑，MLI部件的互连显现出增加的接触电阻，这带来了性能、良率和成本挑战。已经观察到，先进IC技术节点中的互连件显现出的较高接触电阻可以显著地延迟(并且在某些情况下，防止)信号被有效地路由至IC器件(诸如晶体管)和从IC器件路由，从而抵消了先进技术节点中的这种IC器件的任何性能的改进。因此，虽然现有的互连件对于它们的预期目的通常已经足够，但是它们不是在所有方面都已完全令人满意。
技术实现思路
本专利技术的实施例提供了一种互连结构，该互连结构包括：通孔，通孔设置在介电层中，其中，所述通孔连接第一互连部件和第二互连部件，并且所述通孔包括：通孔阻挡层，该通孔阻挡层与所述介电层物理接触；以及所述通孔包括通孔插塞，通孔插塞设置在所述通孔阻挡层和所述第一互连部件之间，从而使得所述通孔插塞与所述第一互连部件和所述介电层物理接触。本专利技术的另一实施例提供了一种多层互连(MLI)部件的互连结构，所述互连结构包括：介电层；含钴器件级接触件，设置在所述介电层中；以及部分无阻挡通孔，设置在所述含钴器件级接触件上方的所述介电层中；其中所述部分无阻挡通孔包括：第一通孔插塞部分，设置在所述含钴器件级接触件上并且与所述含钴器件级接触件物理接触以及与所述介电层物理接触，所述部分无阻挡通孔包括第二通孔插塞部分，第二通孔插塞部分设置在所述第一通孔插塞部分上方，以及所述部分无阻挡通孔包括通孔阻挡层，通孔阻挡层设置在所述第二通孔插塞部分和所述第一通孔插塞部分之间并且还设置在所述第二通孔插塞部分和所述介电层之间。本专利技术的又一实施例提供了一种互连结构制造方法，包括：在介电层中形成通孔开口，其中，所述通孔开口具有由所述介电层限定的侧壁和由接触件限定的底部；以及通过以下步骤来填充所述通孔开口：形成第一通孔体层，在所述第一通孔体层上方形成通孔阻挡层，在所述通孔阻挡层上方形成第二通孔体层，以及实施平坦化工艺，从而使得所述第一通孔体层、所述通孔阻挡层和所述第二通孔体层的剩余部分形成通孔。本专利技术涉及用于基于钴的互连件的部分无阻挡通孔及其制造方法。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据本专利技术的各个方面的部分或全部的集成电路器件的局部示意图。图2是根据本专利技术的各个方面的用于制造多层互连部件的互连结构的方法的流程图。图3A至图3G是根据本专利技术的各个方面的当实施图2的方法来制造图1的集成电路器件的互连结构时，部分或全部的图1的集成电路器件的部分A的放大局部示意图。图4、图5和图6是根据本专利技术的各个方面的当实施图2的方法时可能出现的部分或全部的图1的集成电路器件的不同互连结构的部分A的放大局部示意图。具体实施方式本专利技术总体涉及集成电路(IC)器件，并且更具体地，涉及用于IC器件的多层互连部件的通孔。以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，在随后的本专利技术中，一个部件形成在另一部件上，连接至另一部件和/或耦接至另一部件可以包括该部件和另一部件直接接触形成的实施例，并且也可以包括在该部件和另一部件之间可以形成额外的部件，从而使得该部件和另一部件可以不直接接触的实施例。而且，为便于描述，本专利技术可以使用诸如“在…下部”、“在…上部”、“水平”、“垂直”、“在…之上”、“在…上方”、“在…之下”、“在…下面”、“上”、“下”、“顶部”、“底部”等以及它们的等同的空间相对术语(例如水平地、向上、向下等)，以便于描述一个部件与另一部件的关系。空间相对术语旨在包括器件(包含部件)的不同方位。IC制造工艺流程通常分为三类：前段制程(FEOL)、中段制程(MEOL)和后段制程(BEOL)。FEOL通常包括与制造IC器件(诸如晶体管)相关的工艺。例如，FEOL工艺可以包括形成隔离部件、栅极结构以及源极和漏极部件(通常称为源极/漏极部件)。MEOL通常包含与制造至IC器件的导电部件(或导电区域)的接触件相关的工艺，接触件诸如至栅极结构和/或至源极/漏极部件的接触件。BEOL通常包含与制造多层互连(MLI)部件相关的工艺，该多层互连(MLI)部件互连由FEOL和MEOL制造的IC部件(本文分别称为FEOL和MEOL部件或结构)，从而使IC器件能够工作。随着IC技术工艺朝向更小的技术节点发展，BEOL工艺经历重大挑战。例如，先进IC技术节点需要更紧凑的MLI部件，这需要显著减小MLI部件的互连件的临界尺寸(例如，互连件的通孔和/或导线的宽度和/或高度)。减小的临界尺寸导致互连电阻显著增加，这会降低IC器件性能(例如，增加电阻-电容(RC)延迟)。已经提出无阻挡通孔来代替传统通孔以降低先进IC技术节点的互连电阻。传统通孔包括通孔阻挡层和通孔插塞，其中，通孔阻挡层设置在(1)通孔插塞和下面的互连部件(诸如器件级接触件或导线)之间以及(2)通孔插塞和其中设置有通孔的介电层(例如，层间介电(ILD)层和/或接触蚀刻停止层(CESL))之间。无阻挡通孔消除了通孔阻挡衬垫和/或任何其它衬垫层，从而使得通孔插塞直接接触下面的互连部件和介电层。消除通孔阻挡衬垫(以及其它衬垫层)增加了通孔插塞的体积，降低了电阻。虽然无阻挡通孔显现出期望的低电阻，但是有时，诸如钨、钴和/或钌的通孔插塞材料不能很好地粘合至介电层，从而使得通孔插塞和介电层之间存在间隙(或空隙)。通孔插塞与介电层(特别是其中形成通孔插塞的通孔开口的侧壁表面和/或底面)的不良粘合可能导致下面的互连部件的显著损坏，特别是当下面的互连部件包括钴时。例如，当抛光通孔插塞材料(例如，通过化学机械抛光(本文档来自技高网...

【技术保护点】
1.一种互连结构，包括：/n通孔，设置在介电层中，其中，所述通孔连接第一互连部件和第二互连部件，并且所述通孔包括：/n通孔阻挡层，与所述介电层物理接触；以及/n通孔插塞，设置在所述通孔阻挡层和所述第一互连部件之间，从而使得所述通孔插塞与所述第一互连部件和所述介电层物理接触。/n

【技术特征摘要】
20180627 US 62/690,586;20190430 US 16/399,6971.一种互连结构，包括：
通孔，设置在介电层中，其中，所述通孔连接第一互连部件和第二互连部件，并且所述通孔包括：
通孔阻挡层，与所述介电层物理接触；以及
通孔插塞，设置在所述通孔阻挡层和所述第一互连部件之间，从而使得所述通孔插塞与所述第一互连部件和所述介电层物理接触。


2.根据权利要求1所述的互连结构，其中：
所述通孔插塞是第一通孔插塞部分；以及
所述通孔还包括设置在所述通孔阻挡层上方的第二通孔插塞部分，其中，所述通孔阻挡层设置在所述第一通孔插塞部分和所述第二通孔插塞部分之间，并且所述通孔阻挡层还设置在所述介电层和所述第二通孔插塞部分之间。


3.根据权利要求2所述的互连结构，其中，所述第一通孔插塞部分的材料与所述第二通孔插塞部分的材料相同。


4.根据权利要求2所述的互连结构，其中，所述第一通孔插塞部分的材料与所述第二通孔插塞部分的材料不同。


5.根据权利要求2所述的互连结构，其中，所述第一通孔插塞部分具有平坦的顶面并且所述第二通孔插塞部分具有凹形顶面。


6.根据权利要求1所述的互连结构，其中，所述通孔阻挡层为基本U形，从而使得所述通孔阻挡层包括设置在第二部分之间的第一部分，其中，所述第一部分内衬所述通孔插...

【专利技术属性】
技术研发人员：蔡宗霖，李胜男，卡迪尔姆鲁诺阿比基斯，徐崇威，吴振豪，蔡腾群，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71