半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中形成方法包括：提供基底，基底表面具有鳍部结构，鳍部结构沿鳍部结构高度方向上包括掺杂区，掺杂区鳍部结构包括多层堆叠的鳍部单元，鳍部单元包括第一鳍部和位于第一鳍部顶部的第二鳍部，第一鳍部和第二鳍部的材料不同，横跨鳍部结构的伪栅结构；在伪栅结构两侧的掺杂区鳍部结构内形成源漏开口；去除所述源漏开口侧壁的部分第一鳍部，在相邻第二鳍部之间形成第一开口；在第一开口内形成掺杂层，掺杂层内具有掺杂离子；进行退火处理，使掺杂离子进入第二鳍部内。所述方法形成的半导体器件性能较好。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。然而，现有技术形成的半导体器件的性能较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体结构的性能。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有鳍部结构，所述鳍部结构沿鳍部结构高度方向上包括掺杂区，所述掺杂区鳍部结构包括多层堆叠的鳍部单元，所述鳍部单元包括第一鳍部和位于第一鳍部顶部的第二鳍部，所述第一鳍部和第二鳍部的材料不同，横跨鳍部结构的伪栅结构；在所述伪栅结构两侧的掺杂区鳍部结构内形成源漏开口；去除所述源漏开口侧壁的部分第一鳍部，在相邻第二鳍部之间形成第一开口；在所述第一开口内形成掺杂层，所述掺杂层内具有掺杂离子；进行退火处理，使掺杂离子进入第二鳍部内。可选的，所述掺杂层的材料包括硅；所述掺杂离子的掺杂浓度为1.0E20原子数/立方厘米～5.0E22原子数/立方厘米。可选的，当所形成的器件为NMOS晶体管时，所述掺杂离子为N型离子；当所形成的器件为PMOS晶体管时，所述掺杂离子为P型离子。可选的，所述退火工艺包括：尖峰退火工艺；所述尖峰退火工艺的参数包括：退火温度为900摄氏度～1050摄氏度。可选的，所述第一鳍部的材料包括硅锗或者碳化硅；所述第二鳍部的材料包括硅、Ⅲ-Ⅴ族元素、InGaAS或者锗。可选的，所述第一开口的形成工艺包括湿法刻蚀工艺；当所述第一鳍部的材料为硅锗，所述第二鳍部的材料为硅时，所述湿法刻蚀工艺的参数包括：刻蚀剂为包括稀盐酸，所述刻蚀剂的体积浓度为20％～90％，温度为25摄氏度～300摄氏度。可选的，所述伪栅结构的侧壁具有侧墙结构。可选的，沿鳍部结构的延伸方向上，所述第一开口的尺寸小于或者等于侧墙结构的尺寸；沿鳍部结构的延伸方向上，所述第一开口的尺寸为：1纳米～2纳米。可选的，所述退火工艺之后，所述形成方法还包括：去除所述掺杂层；去除所述掺杂层之后，去除第一开口暴露出的部分第一鳍部，在相邻第二鳍部之间形成第二开口，沿鳍部结构的延伸方向上，所述第二开口的尺寸小于或者等于侧墙结构的尺寸；在所述第二开口内形成绝缘层，所述绝缘层的侧壁与伪栅结构的侧壁齐平；形成所述绝缘层之后，在所述源漏开口内形成源漏掺杂区；在所述基底和源漏掺杂区的表面、以及伪栅结构的侧壁形成介质层，所述介质层暴露出伪栅结构的顶部表面；去除所述伪栅结构，在所述介质层内形成伪栅开口；形成伪栅开口之后，去除第一鳍部，使第二鳍部悬空；去除第一鳍部之后，形成环绕第二鳍部的栅极结构。可选的，所述绝缘层的材料包括氮化硅或者氮氧化硅。可选的，沿鳍部结构的延伸方向上，所述绝缘层的尺寸为：2纳米～5纳米。可选的，所述鳍部结构沿鳍部结构高度方向上还包括位于掺杂区底部的隔离区；所述形成方法还包括：在所述基底表面形成隔离结构，所述隔离结构顶部低于鳍部结构的顶部，且覆盖全部或者部分隔离区鳍部结构的侧壁。本专利技术还提供一种半导体结构，包括：基底；位于所述基底上的伪栅结构；位于所述基底表面的鳍部结构，且所述伪栅结构横跨鳍部结构，所述鳍部结构沿鳍部结构高度方向上包括掺杂区，所述掺杂区鳍部结构包括多层堆叠的鳍部单元，所述鳍部单元包括第一鳍部和位于第一鳍部顶部的第二鳍部，所述第一鳍部和第二鳍部的材料不同，且第一鳍部侧壁相对于第二鳍部侧壁向伪栅结构凹陷，相邻第二鳍部之间具有第一开口；位于所述伪栅结构两侧的掺杂区鳍部结构内的源漏开口；位于所述第一开口内的掺杂层，所述掺杂层内具有掺杂离子。可选的，当所形成的器件为NMOS晶体管时，所述掺杂离子为N型离子。可选的，当所形成的器件为PMOS晶体管时，所述掺杂离子为P型离子。可选的，所述掺杂层的材料包括硅；所述掺杂离子的掺杂浓度为1.0E20原子数/立方厘米～5.0E22原子数/立方厘米。可选的，所述伪栅结构的侧壁具有侧墙结构；沿鳍部结构的延伸方向上，所述第一开口的尺寸小于或者等于侧墙结构的尺寸；沿鳍部结构的延伸方向上，第一开口的尺寸为：1纳米～2纳米。可选的，所述鳍部结构沿鳍部结构高度方向上还包括位于掺杂区底部的隔离区；所述半导体结构还包括位于基底表面的隔离结构，所述隔离结构的顶部低于鳍部结构的顶部，且覆盖全部或者部分隔离区鳍部结构的侧壁。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体结构的形成方法中，形成所述源漏开口之后，去除所述源漏开口侧壁部分第一鳍部，形成第一开口。所述第一开口暴露出部分第二鳍部，且所述第一开口用于后续容纳掺杂层，所述掺杂层内具有掺杂离子，后续通过退火处理工艺使掺杂离子进入第二鳍部内以形成轻掺杂区。所述退火处理对第二鳍部的损失较小，有利于提高半导体器件的性能。进一步，形成轻掺杂区之后，在第一开口底部形成第二开口，一方面能够避免掺杂离子距离沟道区过近，防止掺杂离子扩散至沟道区内发生串通；另一方面，所述第一开口和第二开口用于后续容纳绝缘层，使得绝缘层沿第二鳍部延伸方向上的尺寸较大，则后续源漏掺杂区到沟道之间的距离较远，有利于降低寄生电容，提高半导体器件的性能。附图说明图1是一种半导体结构的结构示意图；图2至图12是本专利技术一实施例的半导体结构的形成方法的各步骤的结构示意图。具体实施方式正如
技术介绍
所述，半导体器件的性能较差。图1是一种半导体结构的结构示意图。请参考图1，提供基底100，所述基底100表面具有栅极结构101；在所述栅极结构101两侧的基底100内形成轻掺杂区102。上述方法中，所述轻掺杂区102的形成工艺包括离子注入工艺，所述离子注入工艺包括注入离子。具体的，所述离子注入工艺的方法包括：注入离子在一定注入能量的作用下进入基底100。然而，由于注入能量的存在，使得注入离子对基底100造成的损失较大，不利于提高半导体器件的性能。为解决所述技术问题，本专利技术提供了一种半导体结构的形成方法，包括：形成源漏开口之后，去除所述源漏开口侧壁部分第一鳍部，在相邻第二鳍部之间形成第一开口；在所述第一开口内形成掺杂层，所述掺杂层内具有掺杂离子；进行退火处理，使掺杂离子进入第二鳍部，形成轻掺杂区本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，所述基底表面具有鳍部结构，所述鳍部结构沿鳍部结构高度方向上包括掺杂区，所述掺杂区的鳍部结构包括多层堆叠的鳍部单元，所述鳍部单元包括第一鳍部和位于第一鳍部顶部的第二鳍部，所述第一鳍部和第二鳍部的材料不同，横跨鳍部结构的伪栅结构；/n在所述伪栅结构两侧的掺杂区鳍部结构内形成源漏开口；/n去除所述源漏开口侧壁的部分第一鳍部，在相邻第二鳍部之间形成第一开口；/n在所述第一开口内形成掺杂层，所述掺杂层内具有掺杂离子；/n进行退火处理，使掺杂离子进入第二鳍部内，在第二鳍部内形成轻掺杂区。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面具有鳍部结构，所述鳍部结构沿鳍部结构高度方向上包括掺杂区，所述掺杂区的鳍部结构包括多层堆叠的鳍部单元，所述鳍部单元包括第一鳍部和位于第一鳍部顶部的第二鳍部，所述第一鳍部和第二鳍部的材料不同，横跨鳍部结构的伪栅结构；
在所述伪栅结构两侧的掺杂区鳍部结构内形成源漏开口；
去除所述源漏开口侧壁的部分第一鳍部，在相邻第二鳍部之间形成第一开口；
在所述第一开口内形成掺杂层，所述掺杂层内具有掺杂离子；
进行退火处理，使掺杂离子进入第二鳍部内，在第二鳍部内形成轻掺杂区。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掺杂层的材料包括硅；所述掺杂离子的掺杂浓度为1.0E20原子数/立方厘米～5.0E22原子数/立方厘米。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，当所形成的器件为NMOS晶体管时，所述掺杂离子为N型离子；当所形成的器件为PMOS晶体管时，所述掺杂离子为P型离子。


4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述退火工艺包括：尖峰退火工艺；所述尖峰退火工艺的参数包括：退火温度为900摄氏度～1050摄氏度。


5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一鳍部的材料包括硅锗或者碳化硅；所述第二鳍部的材料包括硅、Ⅲ-Ⅴ族元素、InGaAS或者锗。


6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一开口的形成工艺包括湿法刻蚀工艺；当所述第一鳍部的材料为硅锗，所述鳍部的材料为硅时，所述湿法刻蚀工艺的参数包括：刻蚀剂包括稀盐酸，所述刻蚀剂的体积浓度为20％～90％，温度为25摄氏度～300摄氏度。


7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅结构的侧壁具有侧墙结构。


8.如权利要求7所述的半导体结构的形成方法，其特征在于，沿鳍部结构的延伸方向上，所述第一开口的尺寸小于或者等于侧墙结构的尺寸；沿鳍部结构的延伸方向上，所述第一开口的尺寸为：1纳米～2纳米。


9.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述轻掺杂区之后，所述形成方法还包括：去除所述掺杂层；去除所述掺杂层之后，去除第一开口暴露出的部分第一鳍部，在相邻第二鳍部之间形成第二开口，沿鳍部结构的延伸方向上，所述第二开口的尺寸小于或者等于侧墙结构的尺寸；在所述第二开口内形成绝缘层，所述绝缘层的侧壁与伪栅结构的侧壁齐平；形成所述绝缘层之后，在...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31