半导体器件制造技术

提供了一种半导体器件。所述半导体器件包括：在衬底上沿第一方向延伸的鳍型图案；在鳍型图案上沿与第一方向相交的第二方向延伸的第一栅电极；位于第一栅电极的侧壁上并且位于鳍型图案中的源极/漏极区域；在衬底上沿第一方向延伸的分隔结构，分隔结构包括第一沟槽并与鳍型图案间隔开，并且分割第一栅电极；位于分隔结构的侧壁上并且覆盖源极/漏极区域的层间绝缘层，层间绝缘层包括第二沟槽，第二沟槽的下表面低于第一沟槽的下表面；以及连接到源极/漏极区域并且填充第一沟槽和第二沟槽的接触。

semiconductor device

A semiconductor device is provided. The semiconductor device includes: a fin pattern extending in the first direction on the substrate; a first gate electrode extending in the second direction intersecting with the first direction on the fin pattern; a source / drain region on the side wall of the first gate electrode and in the fin pattern; a separation structure extending in the first direction on the substrate, including a first groove and with the fin pattern The first gate electrode is spaced apart and divided; the interlayer insulating layer is located on the side wall of the separation structure and covers the source / drain area, the interlayer insulating layer includes a second groove, the lower surface of the second groove is lower than the lower surface of the first groove; and the contact connected to the source / drain area and filled with the first groove and the second groove.

【技术实现步骤摘要】
半导体器件相关申请的交叉引用通过引用将在2018年5月25日在韩国知识产权局提交的题为“SemiconductorDeviceandMethodforFabricatingtheSame(半导体器件及其制造方法)”的韩国专利申请No.10-2018-0059734的全部内容并入本文。
本公开涉及半导体器件及其制造方法。更具体地，本公开涉及其上实现了栅极切口(gatecut)的半导体器件和制造该半导体器件的方法。
技术介绍
作为用于提高集成电路器件的密度的微缩技术之一，提出了将鳍型或纳米线形硅主体形成在衬底上并且将栅极形成在硅主体的表面上的多栅极晶体管。由于这种多栅极晶体管利用三维沟道，因此易于进行微缩。此外，即使不增加多栅极晶体管的栅极长度，也可以改善电流控制能力。此外，可以有效地抑制沟道区域的电位受漏极电压影响的短沟道效应(SCE)。
技术实现思路
根据实施例的各方面，提供了一种半导体器件，其包括：在衬底上沿第一方向延伸的鳍型图案；在所述鳍型图案上沿与所述第一方向相交的第二方向延伸的第一栅电极；位于所述鳍型本文档来自技高网...

【技术保护点】
1.一种半导体器件，所述半导体器件包括：/n在衬底上沿第一方向延伸的鳍型图案；/n在所述鳍型图案上沿与所述第一方向相交的第二方向延伸的第一栅电极；/n位于所述第一栅电极的侧壁上的源极/漏极区域，所述源极/漏极区域位于所述鳍型图案中；/n在所述衬底上沿所述第一方向延伸的分隔结构，所述分隔结构包括第一沟槽，并且所述分隔结构与所述鳍型图案间隔开并分割所述第一栅电极；/n位于所述分隔结构的侧壁上的层间绝缘层，所述层间绝缘层覆盖所述源极/漏极区域，并且所述层间绝缘层包括第二沟槽，所述第二沟槽的下表面低于所述分隔结构的所述第一沟槽的下表面；以及/n连接到所述源极/漏极区域的接触，所述接触位于所述层间绝缘层...

【技术特征摘要】
20180525 KR 10-2018-00597341.一种半导体器件，所述半导体器件包括：
在衬底上沿第一方向延伸的鳍型图案；
在所述鳍型图案上沿与所述第一方向相交的第二方向延伸的第一栅电极；
位于所述第一栅电极的侧壁上的源极/漏极区域，所述源极/漏极区域位于所述鳍型图案中；
在所述衬底上沿所述第一方向延伸的分隔结构，所述分隔结构包括第一沟槽，并且所述分隔结构与所述鳍型图案间隔开并分割所述第一栅电极；
位于所述分隔结构的侧壁上的层间绝缘层，所述层间绝缘层覆盖所述源极/漏极区域，并且所述层间绝缘层包括第二沟槽，所述第二沟槽的下表面低于所述分隔结构的所述第一沟槽的下表面；以及
连接到所述源极/漏极区域的接触，所述接触位于所述层间绝缘层上并且位于所述分隔结构上，并且所述接触填充所述分隔结构的所述第一沟槽和所述层间绝缘层的所述第二沟槽。


2.根据权利要求1所述的半导体器件，所述半导体器件还包括位于所述衬底上的场绝缘层，所述场绝缘层围绕所述鳍型图案的侧壁的一部分，并且所述分隔结构位于所述场绝缘层上。


3.根据权利要求1所述的半导体器件，所述半导体器件还包括位于所述鳍型图案与所述第一栅电极之间的栅极电介质层，所述栅极电介质层不沿所述分隔结构的侧壁延伸。


4.根据权利要求1所述的半导体器件，其中，所述第一沟槽的下表面的高度低于所述层间绝缘层的上表面的高度。


5.根据权利要求1所述的半导体器件，所述半导体器件还包括位于所述鳍型图案上的第二栅电极，所述第二栅电极与所述第一栅电极间隔开并沿所述第二方向延伸，并且所述第二栅电极被所述分隔结构分割。


6.根据权利要求1所述的半导体器件，其中，所述分隔结构包括氮化硅。


7.根据权利要求1所述的半导体器件，所述半导体器件还包括在所述第一栅电极上沿所述第二方向延伸的覆盖图案，所述分隔结构分割所述覆盖图案。


8.根据权利要求7所述的半导体器件，所述半导体器件还包括位于所述分隔结构上、位于所述层间绝缘层上以及位于所述覆盖图案上的硬掩模层，所述接触延伸穿过所述层间绝缘层并且穿过所述硬掩模层，以连接到所述源极/漏极区域。


9.根据权利要求8所述的半导体器件，其中，所述硬掩模层包括正硅酸乙酯。


10.根据权利要求1所述的半导体器件，所述半导体器件还包括沿着所述第一沟槽的下表面和侧壁并且沿着所述第二沟槽的下表面和侧壁延伸的阻挡金属层，所述接触位于所述阻挡金属层上。


11.一种半导体器件，所述半导体器件包括：
在衬底上沿第一方向延伸的第一鳍型图案；
位于所述衬底上的第二鳍型图案，所述第二鳍型图案与所述第一鳍型图案间隔开并沿所述第一方向延伸；
位于所述第一鳍型图案与所述第二鳍型图案之间的场绝缘层，所述场绝缘层位于所述衬底上；
在所述场绝缘层上沿所述第一方向延伸的分隔结构；
位于所述第一鳍型图案上的第一源极/漏极区域；
位于所述分隔结构的侧壁上的层间绝缘层，所述层间绝缘层覆盖...

【专利技术属性】
技术研发人员：吴仲健，朴星一，朴宰贤，李炯锡，朴恩实，李允逸，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR