具有裸芯翘起控制的半导体装置制造方法及图纸

公开了一种具有裸芯翘起控制的半导体装置。在一个实施例中，提供了一种半导体装置，包括：衬底；堆叠在该衬底上的第一半导体裸芯；以及堆叠在该第一半导体裸芯上的多个附加的半导体裸芯，其中该多个附加的半导体裸芯以偏移配置来堆叠，使得该多个附加的半导体裸芯中的每个的边缘悬垂于其所堆叠于上的半导体裸芯的边缘之上；其中该多个附加的半导体裸芯中的最顶部半导体裸芯的厚度大于其他附加的半导体裸芯中的任何一个的厚度。提供了其他实施例。

【技术实现步骤摘要】
具有裸芯翘起控制的半导体装置
本公开通常涉及半导体领域，具体地，涉及具有裸芯翘起控制的半导体装置。
技术介绍
对便携式消费电子产品的需求的强劲增长推动了对高容量储存装置的需要。非易失性半导体存储器装置正被广泛用于满足对数字信息储存和交换的日益增长的需求。它们的便携性、通用性和坚固的设计连同它们的高可靠性和大容量已经使得这样的存储器装置非常适合用于各种各样的电子装置中，包括例如数码相机、数字音乐播放器、视频游戏控制台、PDA和蜂窝电话。尽管已知许多不同的封装配置，但是闪存储存卡通常可以制造为系统级封装(SiP)或多芯片模块(MCM)，其中多个裸芯被安装并互连在小足印的衬底上。通常，衬底可以包括具有在一侧或两侧上蚀刻的导电层的刚性的、介电的基底。在裸芯和(多个)导电层之间形成电连接，并且(多个)导电层提供用于将裸芯连接到主机装置的电引线结构。一旦在裸芯与衬底之间形成电连接，该装配件就可以包封在模制化合物中，该模制化合物提供了保护的封装体。为了最有效地使用封装足印，已知的是，将半导体裸芯上下叠置，或者在相邻的裸芯之间采用间隔层的情况下将其彼此完全重叠。在偏移配置中，将裸芯堆叠在另一裸芯的顶部上，使得下部裸芯的键合垫保持暴露。偏移配置提供了便利地接入在堆叠体中的半导体裸芯中的每个上的键合垫的优点。随着半导体裸芯变得更薄，并且为了增加半导体封装体中的存储器容量，堆叠在半导体封装体内的裸芯的数量继续增加。
技术实现思路
通过介绍的方式，以下实施例涉及具有裸芯翘起控制的半导体装置。在一个实施例中，提供了一种半导体装置，包括：衬底；堆叠在该衬底上的第一半导体裸芯；以及堆叠在该第一半导体裸芯上的多个附加的半导体裸芯，其中该多个附加的半导体裸芯以偏移配置来堆叠，使得该多个附加的半导体裸芯中的每个的边缘悬垂于其所堆叠于上的半导体裸芯的边缘之上；其中该多个附加的半导体裸芯中的最顶部半导体裸芯的厚度大于其他附加的半导体裸芯中的任何一个的厚度。在一些实施例中，多个附加的半导体裸芯中的最顶部半导体裸芯的厚度足以至少部分地抵消在多个附加的半导体裸芯中的另一个中的翘起。在一些实施例中，最顶部半导体裸芯的厚度大于约61微米。在一些实施例中，最顶部半导体裸芯的厚度大于约76微米。在一些实施例中，最顶部半导体裸芯的厚度大于约102微米。在一些实施例中，第一半导体裸芯和多个附加的半导体裸芯中的至少一个包括存储器裸芯。在一些实施例中，最顶部半导体裸芯包括无源元件和有源元件中的至少一个。在一些实施例中，最顶部半导体裸芯没有无源元件和有源元件。在一些实施例中，第一半导体裸芯和多个附加的半导体裸芯的总数是偶数。在一些实施例中，第一半导体裸芯和多个附加的半导体裸芯的总数是奇数。在另一实施例中，提供了一种制造半导体裸芯的方法。该方法包括：将第一半导体裸芯堆叠在衬底上；在该第一半导体裸芯上堆叠至少一个附加的半导体裸芯，其中该至少一个附加的半导体裸芯被堆叠，使得该至少一个附加的半导体裸芯中的每个的边缘悬垂于其所堆叠于上的半导体裸芯的边缘之上，其中包括至少一个悬垂体；以及在该至少一个附加的半导体裸芯上堆叠翘起抵消的半导体裸芯，其中该翘起抵消的半导体裸芯配置为至少部分地抵消向上翘起的至少一个悬垂体的向上翘起。在一些实施例中，翘起抵消的半导体裸芯的厚度大于至少一个附加的半导体裸芯中的任何一个的厚度。在一些实施例中，翘起抵消的半导体裸芯的厚度大于约61微米。在一些实施例中，第一半导体裸芯和至少一个附加的半导体裸芯中的至少一个包括存储器裸芯。在一些实施例中，翘起抵消的半导体裸芯包括无源元件和有源元件中的至少一个。在一些实施例中，该方法还包括连接在衬底上的电连接垫、第一半导体裸芯和至少一个附加的半导体裸芯之间的引线键合体。在另一实施例中，提供了一种半导体装置，包括：衬底；堆叠在衬底上的第一半导体裸芯；以及堆叠在第一半导体裸芯上的至少一个附加的半导体裸芯，其中至少一个附加的半导体裸芯被堆叠，使得至少一个附加的半导体裸芯中的每个的边缘悬垂于其所堆叠于上的半导体裸芯的边缘之上，其中包含向上翘起的至少一个悬垂体；以及用于至少部分地抵消至少一个悬垂体的向上翘起的构件。在一些实施例中，构件包括半导体裸芯，该半导体裸芯的厚度大于至少一个附加的半导体裸芯中的任何一个的厚度。在一些实施例中，厚度大于约61微米。在一些实施例中，构件包括半导体裸芯，该半导体裸芯的厚度大于至少一个附加的半导体裸芯中的任何一个的厚度，并且构件包括无源元件和有源元件中的至少一个。其它实施例是可能的，并且每个实施例可以单独使用或组合在一起使用。相应地，现在将参照附图描述各个实施例。附图说明图1是根据实施例的半导体装置的整个制造过程的流程图。图2是根据实施例的在制造过程中的第一步骤处的半导体装置的侧视图。图3是根据实施例的在制造过程中的第二步骤处的半导体装置的俯视图。图4是根据实施例的在制造过程中的第三步骤处的半导体装置的侧视图。图5是根据实施例的在制造过程中的第四步骤处的半导体装置的侧视图。图6是根据实施例的在制造过程中的第五步骤处的半导体装置的侧视图。图7和图8是实施例的裸芯翘起问题的图示。图9A和图9B是实施例的单个裸芯堆叠体和双个裸芯堆叠体的图示。图10是实施例的裸芯翘起解决方案的图示。图11是实施例的具有较厚顶部裸芯的裸芯堆叠体的图示。图12是图示了实施例的多个裸芯的堆叠体中的裸芯翘起的图。图13是示出了实施例的第16个裸芯翘起的图。图14是示出了实施例的16层裸芯堆叠体中的裸芯翘起的图。具体实施方式现在将参照图1-14描述以下实施例。可以理解的是，本专利技术可以以很多不同的形式来实施，而不应被解释为对本文阐述的实施例的限制。确切地说，提供这些实施例使得本公开将是透彻和完整的，并将向本领域的技术人员完全地传达本专利技术。实际上，本专利技术旨在覆盖这些实施例的替代、修改和等同，这些实施例的替代、修改和等同被包括在由所附权利要求限定的本专利技术的范围和精神之内。此外，在以下详细描述中，提出许多具体的细节以便提供透彻的理解。然而，对本领域的普通技术人员将清楚的是，本专利技术可以在没有这样的具体细节的情况下来实践。如可以在本文中使用的术语“顶部”和“底部”、“上部”和“下部”以及“垂直”和“水平”仅是通过示例和说明性目的的方式，并不意味着限制本专利技术，因为所引用的项目可以在位置和取向进行交换。此外，如本文所使用的，术语“大致上”、“近似”和/或“约”意思是，指定的尺寸或参数对于给定的应用可以在可接受的制造公差内变化。在一个实施例中，可接受的制造公差为±0.25％。现在将参照附图描述实施例。尽管一些图示出了单独的装置100或其部分，但应该理解的是，装置100可以连同衬底面板上的多个其他封装体100一起批量处理以实现规模经济。衬底面板上的封装体100的行数和列数可以变化。衬底面板开始于多个衬底102(图2中示出了一个这样的衬底)。衬底102可以是各种不同的芯片载体介质，包括印刷电路板(PCB)、引线框架或者带自动键合(tapeautomatedbonded,TAB)带。在衬底102是PCB的情况下，衬底可以由具有顶部导电层105和底部导电层107的芯103形成，如图2所示。芯103可以由各种介电材料形成，例如聚酰亚胺层压板、包括F本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：衬底；堆叠在所述衬底上的第一半导体裸芯；以及在所述第一半导体裸芯上的多个附加的半导体裸芯，其中所述多个附加的半导体裸芯以偏移配置来堆叠，使得所述多个附加的半导体裸芯中的每个的边缘悬垂于其所堆叠于上的所述半导体裸芯的边缘之上；其中所述多个附加的半导体裸芯中的最顶部半导体裸芯的厚度大于其他附加的半导体裸芯中的任何一个的厚度。

【技术特征摘要】
1.一种半导体装置，包括：衬底；堆叠在所述衬底上的第一半导体裸芯；以及在所述第一半导体裸芯上的多个附加的半导体裸芯，其中所述多个附加的半导体裸芯以偏移配置来堆叠，使得所述多个附加的半导体裸芯中的每个的边缘悬垂于其所堆叠于上的所述半导体裸芯的边缘之上；其中所述多个附加的半导体裸芯中的最顶部半导体裸芯的厚度大于其他附加的半导体裸芯中的任何一个的厚度。2.如权利要求1所述的半导体装置，其中所述多个附加的半导体裸芯中的最顶部半导体裸芯的厚度足以至少部分地抵消在所述多个附加的半导体裸芯中的另一个中的翘起。3.如权利要求1所述的半导体装置，其中所述最顶部半导体裸芯的厚度大于约61微米。4.如权利要求3所述的半导体装置，其中所述最顶部半导体裸芯的厚度大于约76微米。5.如权利要求4所述的半导体装置，其中所述最顶部半导体裸芯的厚度大于约102微米。6.如权利要求1所述的半导体装置，其中所述第一半导体裸芯和所述多个附加的半导体裸芯中的至少一个包括存储器裸芯。7.如权利要求1所述的半导体装置，其中所述最顶部半导体裸芯包括无源元件和有源元件中的至少一个。8.如权利要求1所述的半导体装置，其中所述最顶部半导体裸芯没有无源元件和有源元件。9.如权利要求1所述的半导体装置，其中所述第一半导体裸芯和所述多个附加的半导体裸芯的总数是偶数。10.如权利要求1所述的半导体装置，其中所述第一半导体裸芯和所述多个附加的半导体裸芯的总数是奇数。11.一种制造半导体裸芯的方法，所述方法包括：将第一半导体裸芯堆叠在衬底上；在所述第一半导体裸芯上堆叠至少一个附加的半导体裸芯，其中所述至少一个附加的半导体裸芯被堆叠，使得所述至少一个附加的半导体裸芯中的每个的边缘悬垂于其所堆叠于上的所述半导体裸芯的边缘之上，其中包括至少一个悬垂体；以及在所述至少一个附加的半导体裸芯上堆叠翘起抵消的半导体裸芯，其中所述翘起抵消的半导体裸芯配置为至少部分地抵消向上翘起的...

【专利技术属性】
技术研发人员：吴帅，王旭，王鑫楠，鲁鹏，王丽，陈昌恩，
申请(专利权)人：晟碟半导体上海有限公司，
类型：发明
国别省市：上海,31