半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供衬底和凸出于衬底的鳍部，衬底表面具有隔离层，隔离层覆盖鳍部的部分侧壁，隔离层表面具有横跨鳍部的栅极，栅极覆盖所述鳍部的顶部和侧壁；在位于栅极两侧且垂直于栅极延伸方向的鳍部侧壁表面形成第一侧墙，第一侧墙还覆盖部分隔离层顶部；在第一侧墙侧壁表面形成第二侧墙，第二侧墙还位于部分隔离层顶部，且第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部；刻蚀位于栅极两侧的部分厚度鳍部，形成凹槽，凹槽底部低于第一侧墙覆盖的隔离层顶部；对凹槽底部进行清洁处理；形成填充满所述凹槽的源漏掺杂层。本发明专利技术能够防止第一侧墙崩塌，从而改善半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着集成电路特征尺寸持续减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极之间的距离也随之缩短，导致栅极对沟道的控制能力变差，短沟道效应(SCE：short-channeleffects)更容易发生。鳍式场效应晶体管(FinFET)在抑制短沟道效应方面具有突出的表现，FinFET的栅极至少可以从两侧对鳍部进行控制，因而与平面MOSFET相比，FinFET的栅极对沟道的控制能力更强，能够很好的抑制短沟道效应。但是，现有技术中半导体结构的性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，有助于避免第一侧墙崩塌，从而改善半导体结构的性能。为解决上述问题，本专利技术提供一种半导体结构形成方法，包括：提供衬底和凸出于所述衬底表面的鳍部，所述衬底表面具有隔离层，所述隔离层覆盖所述鳍部的部分侧壁，所述隔离层表面具有横跨所述鳍部的栅极，所述栅极覆盖所述鳍部的顶部和侧壁；在位于栅极两侧且垂直于栅极延伸方向的鳍部侧壁表面形成第一侧墙，所述第一侧墙还覆盖部分隔离层顶部；在所述第一侧墙侧壁表面形成第二侧墙，所述第二侧墙还位于部分隔离层顶部，且所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部；刻蚀位于栅极两侧的部分厚度鳍部，形成凹槽，所述凹槽底部低于第一侧墙覆盖的隔离层顶部；对所述凹槽底部进行清洁处理；对所述凹槽底部进行清洁处理后，形成填充满所述凹槽的源漏掺杂层。可选的，所述凹槽底部高于第二侧墙覆盖的隔离层顶部，或与第二侧墙覆盖的隔离层顶部齐平。可选的，形成所述第二侧墙的工艺中，第一侧墙覆盖的隔离层顶部与第二侧墙覆盖的隔离层顶部的高度差为5nm～30nm。可选的，所述第一侧墙的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。可选的，所述第二侧墙的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。可选的，所述第一侧墙厚度为15nm～30nm。可选的，所述第二侧墙厚度为20nm～60nm。可选的，形成所述第一侧墙后，形成第二侧墙前，还包括：刻蚀第一侧墙露出的部分厚度隔离层，刻蚀后的隔离层顶部低于第一侧墙覆盖的隔离层顶部；形成覆盖刻蚀后的隔离层部分顶部的所述第二侧墙。可选的，采用干法刻蚀工艺刻蚀第一侧墙露出的部分厚度隔离层。可选的，所述干法刻蚀工艺的工艺参数包括：工艺气体包括CH4及CHF3，所述CH4的气体流量为8sccm～500sccm，所述CHF3的气体流量为30sccm～200sccm，工艺时间为4s～500s，射频功率为100W～1300W，直流自偏置电压为80V～500V，腔室压强为10mTorr～2000mTorr。可选的，刻蚀部分厚度隔离层的工艺中，所述部分厚度为5nm～30nm。可选的，形成所述第二侧墙的工艺方法包括：在第一侧墙露出的隔离层顶部、位于第一侧壁底部的隔离层侧壁、鳍部顶部、第一侧墙顶部及侧壁表面形成第二侧墙膜；去除位于鳍部顶部、第一侧墙顶部以及隔离层部分顶部的第二侧墙膜，剩余第二侧墙膜作为所述第二侧墙。可选的，所述第二侧墙顶部低于或高于第一侧墙顶部，或所述第二侧墙顶部与第一侧墙顶部齐平。可选的，所述第二侧墙顶部低于第一侧墙顶部；所述第一侧墙顶部与第二侧墙顶部的高度差为5nm～30nm。可选的，去除部分厚度位于栅极两侧的鳍部的工艺过程中，在剩余鳍部顶部表面形成半导体氧化层；在所述清洁处理工艺过程中，去除所述半导体氧化层。可选的，采用干法刻蚀工艺进行所述清洁处理。可选的，所述干法刻蚀工艺的工艺参数包括：工艺气体包括He、NH3及NF3，所述He的气体流量为600sccm～2000sccm，所述NH3的气体流量为200sccm～500sccm，所述NF3的气体流量为20sccm～200sccm，工艺时间为5s～100s，腔室压强为2Torr～10Torr。可选的，采用选择性外延生长工艺形成所述源漏掺杂层。相应的，本专利技术还提供一种半导体结构，包括：衬底和凸出于所述衬底表面的鳍部，所述衬底表面具有隔离层，所述隔离层表面具有横跨所述鳍部的栅极，所述栅极覆盖所述鳍部的顶部和侧壁，所述栅极两侧的鳍部内具有源漏掺杂层；位于源漏掺杂层垂直于栅极延伸方向的侧壁上的第一侧墙，所述第一侧墙覆盖部分隔离层顶部，且所述第一侧墙覆盖的隔离层顶部高于所述源漏掺杂层底部；位于所述第一侧墙侧壁上的第二侧墙，所述第二侧墙覆盖所述隔离层部分顶部表面，所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部。可选的，所述第二侧墙覆盖的隔离层顶部低于栅极两侧的鳍部顶部，或与栅极两侧的鳍部顶部齐平。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的半导体结构的形成方法的技术方案中，在位于栅极两侧且垂直于栅极延伸方向的鳍部侧壁表面形成第一侧墙，所述第一侧墙还覆盖部分隔离层顶部；在所述第一侧墙侧壁表面形成第二侧墙，所述第二侧墙还位于部分隔离层顶部，且所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部；对所述凹槽底部进行清洁处理；对所述凹槽底部进行清洁处理后，形成填充满所述凹槽的源漏掺杂层。由于所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部，因此所述清洁处理工艺难以对第二侧墙覆盖的隔离层造成刻蚀，又由于第二侧墙覆盖第一侧墙侧壁，因而所述第二侧墙能够起到支撑第一侧墙的作用，有助于避免第一侧墙受所述清洁处理工艺的影响崩塌，从而改善半导体结构的性能。可选方案中，所述凹槽底部高于第二侧墙覆盖的隔离层顶部，或与第二侧墙覆盖的隔离层顶部齐平，所述第二侧墙对覆盖的隔离层能够起到保护作用，有利于防止第二侧墙覆盖的隔离层在后续清洁处理工艺过程中受到刻蚀，从而保证第二侧墙覆盖的隔离层对第二侧墙的支撑作用，进而保证第二侧墙对第一侧墙的支撑效果。可选方案中，形成所述第二侧墙的工艺中，第一侧墙覆盖的隔离层顶部与第二侧墙覆盖的隔离层顶部的高度差为5nm～30nm。后续刻蚀栅极两侧鳍部以形成凹槽，并对所述凹槽底部进行清洁处理。第一侧墙覆盖的隔离层顶部与第二侧墙覆盖的隔离层顶部的高度差适当，一方面，所述清洁处理工艺难以刻蚀到第二侧墙覆盖的隔离层，有助于保证第二侧墙对第一侧墙的支撑效果；另外，使得第二侧墙覆盖的隔离层厚度适当，从而保证第二侧墙覆盖的隔离层的绝缘效果。附图说明图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；图5至图12是本专利技术半导体结构形成方法一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，现有半导体结构的性能仍有待提高。现结合一种半导体结构的形成方法进行分析，图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图，形成半导体结构的工艺步骤主要包括：参考图1，提供衬底10和凸出于所述衬底10表面的鳍部20，所述衬底10表面具有隔离层30，所述隔离层30覆盖所述鳍部20的部分侧壁，所述隔离层30表面具有横跨所述鳍部20的栅极(图中未示出)，所述栅极覆盖所述鳍部20的顶部和侧壁；在位于栅极两侧且垂直于栅极延伸方向的鳍部20侧壁表面形成侧墙41，所述侧墙41还覆盖部分隔离层30顶部本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底和凸出于所述衬底表面的鳍部，所述衬底表面具有隔离层，所述隔离层覆盖所述鳍部的部分侧壁，所述隔离层表面具有横跨所述鳍部的栅极，所述栅极覆盖所述鳍部的顶部和侧壁；在位于栅极两侧且垂直于栅极延伸方向的鳍部侧壁表面形成第一侧墙，所述第一侧墙还覆盖部分隔离层顶部；在所述第一侧墙侧壁表面形成第二侧墙，所述第二侧墙还位于部分隔离层顶部，且所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部；刻蚀位于栅极两侧的部分厚度鳍部，形成凹槽，所述凹槽底部低于第一侧墙覆盖的隔离层顶部；对所述凹槽底部进行清洁处理；对所述凹槽底部进行清洁处理后，形成填充满所述凹槽的源漏掺杂层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底和凸出于所述衬底表面的鳍部，所述衬底表面具有隔离层，所述隔离层覆盖所述鳍部的部分侧壁，所述隔离层表面具有横跨所述鳍部的栅极，所述栅极覆盖所述鳍部的顶部和侧壁；在位于栅极两侧且垂直于栅极延伸方向的鳍部侧壁表面形成第一侧墙，所述第一侧墙还覆盖部分隔离层顶部；在所述第一侧墙侧壁表面形成第二侧墙，所述第二侧墙还位于部分隔离层顶部，且所述第二侧墙覆盖的隔离层顶部低于第一侧墙覆盖的隔离层顶部；刻蚀位于栅极两侧的部分厚度鳍部，形成凹槽，所述凹槽底部低于第一侧墙覆盖的隔离层顶部；对所述凹槽底部进行清洁处理；对所述凹槽底部进行清洁处理后，形成填充满所述凹槽的源漏掺杂层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述凹槽底部高于第二侧墙覆盖的隔离层顶部，或与第二侧墙覆盖的隔离层顶部齐平。3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二侧墙的工艺中，第一侧墙覆盖的隔离层顶部与第二侧墙覆盖的隔离层顶部的高度差为5nm～30nm。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二侧墙的材料为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙厚度为15nm～30nm。7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二侧墙厚度为20nm～60nm。8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙后，形成第二侧墙前，还包括：刻蚀第一侧墙露出的部分厚度隔离层，刻蚀后的隔离层顶部低于第一侧墙覆盖的隔离层顶部；形成覆盖刻蚀后的隔离层部分顶部的所述第二侧墙。9.如权利要求8所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀第一侧墙露出的部分厚度隔离层。10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺的工艺参数包括：工艺气体包括CH4及CHF3，所述CH4的气体流量为8sccm～500sccm，所述CHF3的气体流量为30sccm～200sccm，工艺时间为4s～500s，射频功率为100W～1300W，直流自偏置电压为80V～500V，腔室压强为10mTorr～2...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31