制造半导体装置的方法制造方法及图纸

提供了一种制造半导体装置的方法，所述方法包括：在基底上形成半导体图案，使得半导体图案彼此竖直间隔开；以及形成金属逸出功图案以填充半导体图案之间的空间，其中，形成金属逸出功图案的步骤包括执行原子层沉积(ALD)工艺以形成合金层，并且ALD工艺包括在基底上提供包含有机铝化合物的第一前驱体以及在基底上提供包含钒‑卤素化合物的第二前驱体。

【技术实现步骤摘要】
制造半导体装置的方法于2018年4月2日在韩国知识产权局提交的第10-2018-0037939号且专利技术名称为“制造半导体装置的方法”的韩国专利申请通过引用全部包含于此。
实施例涉及一种制造半导体装置的方法。
技术介绍
由于半导体装置的小尺寸、多功能和/或低成本特性，使得半导体装置是电子工业中的重要元件。通常，半导体装置分为用于存储数据的存储装置、用于处理数据的逻辑装置以及用于执行各种功能的混合装置。
技术实现思路
可以通过提供制造半导体装置的方法来实现实施例，所述方法包括：在基底上形成半导体图案，使得半导体图案彼此竖直间隔开；以及形成金属逸出功图案以填充半导体图案之间的空间，其中，形成金属逸出功图案的步骤包括执行原子层沉积(ALD)工艺以形成合金层，并且ALD工艺包括在基底上提供包含有机铝化合物的第一前驱体以及在基底上提供包含钒-卤素化合物的第二前驱体。可以通过提供制造半导体装置的方法来实现实施例，所述方法包括在基底上形成栅电极使得栅电极包括包含钒和铝的合金层，其中，形成包括合金层的栅电极的步骤包括：在基底上提供第一前驱体；以及在基底上提供包含钒-卤素化合物的第二前驱体，其中，第一前驱体包括由下面的化学式1表示的化合物：其中，在化学式1中，R1至R3均独立地为氢原子、C1-C10烷基、C3-C10烯基或C3-C10炔基，并且R1至R3中的至少一个为C1-C10烷基、C3-C10烯基或C3-C10炔基。可以通过提供制造半导体装置的方法来实现实施例，所述方法包括执行原子层沉积(ALD)工艺以在基底上形成VAlC层，其中，ALD工艺包括多个工艺循环，每个工艺循环包括在基底上提供第一前驱体，以及在基底上提供包含VCl4的第二前驱体，其中，第一前驱体包括由下面的化学式1表示的化合物：并且其中，在化学式1中，R1至R3均独立地为氢原子、C1-C10烷基、C3-C10烯基或C3-C10炔基，并且R1至R3中的至少一个为C1-C10烷基、C3-C10烯基或C3-C10炔基。附图说明通过参照附图详细地描述示例性实施例，特征对于本领域技术人员将是明显的，在附图中：图1示出了根据一些实施例的用于形成合金层的原子层沉积(ALD)工艺的循环的流程图。图2示出了示意性地示出根据一些实施例的用于沉积合金层的沉积系统的概念图。图3和图4示出了图1中示出的ALD工艺的循环的剖视图。图5示出了通过根据一些实施例的方法制造的合金层的剖视图。图6示出了根据一些实施例的半导体装置的平面图。图7示出了沿着图6的线A-A'和线B-B'截取的竖直剖面的视图。图8、图10、图12和图14示出了根据一些实施例的制造半导体装置的方法中的阶段的平面图。图9示出了沿着图8的线A-A'和线B-B'截取的竖直剖面的视图。图11示出了沿着图10的线A-A'和线B-B'截取的竖直剖面的视图。图13示出了沿着图12的线A-A'和线B-B'截取的竖直剖面的视图。图15和图16示出了沿着图14的线A-A'和线B-B'截取的竖直剖面的视图。图17示出了示出根据实验实施例1至实验实施例3的VAlC层的电阻率值的曲线图。图18A至图18C示出了通过根据实验实施例1至实验实施例3的VAlC层的X射线光电子能谱获得的结果的曲线图。具体实施方式图1是示出根据一些实施例的用于形成合金层的原子层沉积(ALD)工艺的循环的流程图。图2是示意性地示出根据一些实施例的用于沉积合金层的沉积系统的概念图。图3和图4是示出图1中示出的ALD工艺的循环的剖视图。图5是示出通过根据一些实施例的方法制造的合金层的剖视图。参照图1至图5，可以在基底100上形成合金层CAL。合金层CAL的形成可以包括在基底100上执行原子层沉积(ALD)工艺。ALD工艺可以包括顺序执行的多个工艺循环A，并且每个工艺循环A包括将第一前驱体送入到室中(在步骤S100中)、吹扫室(在步骤S110中)、将第二前驱体送入到室中(在步骤S120中)以及吹扫室(在步骤S130中)。例如，如图2中所示，基底100可以设置在工艺室CHA中。基底100可以装载在可置于工艺室CHA中的基座SUS上。基座SUS可以支撑基底100。另外，基座SUS可以使基底100旋转。可以将第一前驱体送入到设置有基底100的工艺室CHA中(在S100中)。第一前驱体可以存储在连接到工艺室CHA的第一容器CNa中。可以对第一容器CNa中的第一前驱体进行加热，并使第一容器CNa中的第一前驱体蒸发。可以将蒸发的第一前驱体与供应到第一容器CNa中的第一载气一起送入到工艺室CHA中。第一载气可以是例如氩气、氦气或氖气的惰性气体。第一前驱体可以包含具有下面的化学式1的有机铝化合物。[化学式1]在化学式1中，R1至R3可以均独立地为例如氢原子、(C1-C10)烷基、(C3-C10)烯基或(C3-C10)炔基。在实施方式中，R1至R3中的至少一个可以是(C1-C10)烷基、(C3-C10)烯基或(C3-C10)炔基。在实施方式中，第一前驱体可以是下面的化学式2的化合物，即三乙基铝。[化学式2]送入到工艺室CHA中的第一前驱体可以通过分布板DIS均匀地喷射到基底100上。可以在第一进料时间期间将第一前驱体送入到工艺室CHA中。第一进料时间可以为0.1秒至100秒。喷射到基底100上的第一前驱体可以用于在基底100上形成第一原子层AL1。在将第一前驱体送入到工艺室CHA中之后，可以使用吹扫气体来吹扫工艺室CHA的内部空间(在步骤S110中)。吹扫气体可以是惰性气体。返回参照图1、图2和图4，可以将第二前驱体送入到设置有基底100的工艺室CHA中(在步骤S120中)。第二前驱体可以存储在连接到工艺室CHA的第二容器CNb中。可以对第二容器CNb中的第二前驱体进行加热，并使第二容器CNb中的第二前驱体蒸发。可以将蒸发的第二前驱体与供应到第二容器CNb中的第二载气一起送入到工艺室CHA中。第二前驱体可以包含钒-卤素化合物。在实施方式中，第二前驱体可以包括例如氯化钒、氟化钒或溴化钒。在实施方式中，第二前驱体可以包括例如VCl4、VCl5、VF4、VF5、VBr4或VBr5。第二前驱体可以在大气压(例如，1atm)和室温(例如，25℃)下保持液态或固态。例如，VCl4可以在大气压和室温下保持液态，并且呈液态状态的VCl4可以存储在第二容器CNb中。液态VCl4可以易于处理。可以通过包括热加热的各种蒸发方法容易地蒸发VCl4。此外，VCl4可以在ALD工艺的工艺温度下具有相对高的蒸气压，并且可以大大减少工艺时间。送入到工艺室CHA中的第二前驱体可以通过分布板DIS均匀地喷射到基底100上。可以在第二进料时间期间将第二前驱体送入到工艺室CHA中。第二进料时间可以为0.1秒至100秒。喷射到基底100上的第二前驱体可以与第一原子层AL1反应，从而形成第二原子层AL2。例如，第二前驱体可以与第一原子层AL1的烃反应，在这种情况下，第一原子层AL1的碳原子和第二前驱体的钒原子可以彼此反应以形成C-V键。在形成C-V键期间，可以产生氢-卤素化合物(例如，HCl)的挥发性气体。在将第二前驱体送入到工艺室CHA中之后，可以使用吹扫气体吹扫工艺室CHA的内部空间(在步骤S130中)。吹扫气体可以是惰性气本文档来自技高网...

【技术保护点】
1.一种制造半导体装置的方法，所述方法包括以下步骤：在基底上形成多个半导体图案，使得多个半导体图案彼此竖直间隔开；以及形成金属逸出功图案以填充多个半导体图案之间的空间，其中：形成金属逸出功图案的步骤包括执行原子层沉积工艺以形成合金层，并且原子层沉积工艺包括：在基底上提供包含有机铝化合物的第一前驱体，以及在基底上提供包含钒‑卤素化合物的第二前驱体。

【技术特征摘要】
2018.04.02 KR 10-2018-00379391.一种制造半导体装置的方法，所述方法包括以下步骤：在基底上形成多个半导体图案，使得多个半导体图案彼此竖直间隔开；以及形成金属逸出功图案以填充多个半导体图案之间的空间，其中：形成金属逸出功图案的步骤包括执行原子层沉积工艺以形成合金层，并且原子层沉积工艺包括：在基底上提供包含有机铝化合物的第一前驱体，以及在基底上提供包含钒-卤素化合物的第二前驱体。2.根据权利要求1所述的方法，其中：有机铝化合物由下面的化学式1表示：在化学式1中，R1至R3均独立地为氢原子、C1-C10烷基、C3-C10烯基或C3-C10炔基，其中，R1至R3中的至少一个为C1-C10烷基、C3-C10烯基或C3-C10炔基。3.根据权利要求1所述的方法，其中，钒-卤素化合物包括VCl4、VCl5、VF4、VF5、VBr4或VBr5。4.根据权利要求1所述的方法，所述方法还包括在金属逸出功图案上形成电极图案，使得电极图案由具有比金属逸出功图案的电阻低的电阻的低电阻金属材料形成。5.根据权利要求4所述的方法，其中：形成所述金属逸出功图案以完全填充半导体图案之间的空间，并且半导体图案之间的空间中不存在所述电极图案。6.根据权利要求1所述的方法，其中：形成金属逸出功图案的步骤还包括在形成合金层之前形成金属氮化物层，并且金属氮化物层具有比合金层的逸出功高的逸出功。7.根据权利要求1所述的方法，其中，在基底上提供第二前驱体的步骤包括使第二前驱体与第一前驱体中的烃反应以形成C-V键。8.根据权利要求1所述的方法，其中，合金层具有VxAlyCz的化学结构，其中，x的范围为20至40，y的范围为5至30，并且z的范围为30至55。9.根据权利要求1所述的方法，其中，形成半导体图案的步骤包括：在基底上交替地并重复地堆叠牺牲层和半导体层；对牺牲层和半导体层进行图案化以形成包括牺牲图案和半导体图案的预备有源图案；以及选择性地去除牺牲图案。10.根据权利要求9所述的方法，其中，选择性地去除牺牲图案的步骤包括：形成牺牲栅极图案以跨过预备有源图案；在基底上形成层间绝缘层；以及选择性地去除牺牲栅极图案以在层间绝缘层中形成沟槽，使得沟槽暴露牺牲图案和半导体图案。11.根据权利要求10所述的方法，所述方法还包括：蚀刻预备有源图案的在牺牲栅...

【专利技术属性】
技术研发人员：朴圭熙，朴阳仙，林载顺，曹仑廷，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR