【技术实现步骤摘要】
半导体电路以及半导体系统相关申请的交叉引用本申请要求于2018年3月7日在韩国知识产权局提交的韩国专利申请No.10-2018-0026917的优先权，该申请的公开内容通过引用全部并入本文中。
本公开涉及一种半导体电路和半导体系统。
技术介绍
计算系统可以包括可以通过各种接口彼此交换数据的主机和装置。这里，各种接口的示例包括：通用闪存(UFS)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、串行高级技术附件(SATA)、外围组件互连高速(PCIe)、嵌入式多媒体卡(eMMC)、光纤通道(FC)、高级技术附件(ATA)、集成驱动电子器件(IDE)、通用串行总线(USB)和IEEE1394(火线)。例如，在使用UFS接口的计算系统中，提供主机与装置之间的通信的物理层采用移动行业处理器接口(MIPI)。当在MIPI支持的装置的省电模式期间启用休眠模式时，该装置被设置为消耗最少的电力。为了退出休眠模式，该装置包括静噪电路，该静噪电路检测从主机提供的唤醒相关信号并在适当的时间唤醒装置。然而，在休眠模式下启用静噪电路以监测唤醒相关信号。因此，还需要减少在休眠模式...
【技术保护点】
1.一种半导体电路，包括：钟控比较器，被配置为，从主机接收第一输入信号和第二输入信号，和比较所述第一输入信号与所述第二输入信号；以及偏移施加电路，被配置为向所述第一输入信号施加偏移，其中，所述钟控比较器被配置为基于从所述主机提供的参考时钟而受到驱动。
【技术特征摘要】
2018.03.07 KR 10-2018-00269171.一种半导体电路，包括：钟控比较器，被配置为，从主机接收第一输入信号和第二输入信号，和比较所述第一输入信号与所述第二输入信号；以及偏移施加电路，被配置为向所述第一输入信号施加偏移，其中，所述钟控比较器被配置为基于从所述主机提供的参考时钟而受到驱动。2.根据权利要求1所述的半导体电路，其中，所述钟控比较器被配置为，当停止从所述主机提供所述参考时钟时断电，以及当恢复从所述主机提供所述参考时钟时上电。3.根据权利要求1所述的半导体电路，其中，所述钟控比较器被配置为，基于比较所述第一输入信号与所述第二输入信号的结果来输出休眠退出信号，以及向电力管理单元PMU提供所述休眠退出信号。4.根据权利要求1所述的半导体电路，其中，所述第二输入信号是唤醒相关信号，并且从DIF_Z值转变为DIF_N值。5.根据权利要求1所述的半导体电路，其中，所述钟控比较器被配置为通过通用闪存UFS接口的移动行业处理器接口MIPIM-PHY层从所述主机接收所述第一输入信号和所述第二输入信号。6.根据权利要求1所述的半导体电路，其中，所述偏移施加电路包括多个差分输入晶体管电路。7.根据权利要求6所述的半导体电路，其中，所述多个差分输入晶体管电路包括：多个第一差分输入晶体管电路，每个第一差分输入晶体管电路包括由第一使能信号选通的第一晶体管和由所述第一输入信号选通并与所述第一晶体管串联连接的第二晶体管，以及多个第二差分输入晶体管电路，每个第二差分输入晶体管电路包括由第二使能信号选通的第三晶体管和由所述第二输入信号选通并与所述第三晶体管串联连接的第四晶体管。8.根据权利要求7所述的半导体电路，其中，在所述多个第一差分输入晶体管电路的一部分中包括的所述多个第一差分输入晶体管电路中的每个第一差分输入晶体管电路的所述第一使能信号与第一逻辑值相对应，并且在所述多个第一差分输入晶体管电路的另一部分中包括的所述多个第一差分输入晶体管电路中的每个第一差分输入晶体管电路的所述第一使能信号与不同于所述第一逻辑值的第二逻辑值相对应。9.根据权利要求7所述的半导体电路，其中，在所述多个第二差分输入晶体管电路的一部分中包括的所述多个第二差分输入晶体管电路中的每个第二差分输入晶体管电路的所述第二使能信号与所述第一逻辑值相对应，并且在所述多个第二差分输入晶体管电路的另一部分中包括的所述多个第二差分输入晶体管电路中的每个第二差分输入晶体管电路的所述第二使能信号与不同于所述第一逻辑值的所述第二逻辑值相对应。10.根据权利要求1所述的半导体电路，还包括：低通滤波器，被配置为，从所述主机接收所述第一输入信号和所述第二输入信号，对所述第一输入信号和所述第二输入信号执行低通滤波器操作，并且然后向所述钟控比较器提供所述第一输入信号和所述第二输入信号。11...
【专利技术属性】
技术研发人员：金成夏，吴和锡，田正勋，崔珍赫，
申请(专利权)人：三星电子株式会社，成均馆大学校产学协力团，
类型：发明
国别省市：韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。