一种低功耗高PSR的带隙基准电路制造技术

本实用新型专利技术涉及一种低功耗高PSR的带隙基准电路，包括带隙基准电路，RC滤波电路，钳位电路；带隙基准电路提供不随温度变化的基准电压和电流且功耗严格控制，便于与后面的RC滤波来实现高PSR；钳位电路则主要用于过压保护，以此来抵抗电源瞬间过充；RC滤波电路包括第一电阻和第一电容，第一电阻与电源的正极连接，第一电容与第一电阻的另一端连接，第一电容的另一端接地；第一电阻的另一端分别与钳位电路和带隙基准电路连接，以通过RC滤波对钳位电路和带隙基准电路的输入电源进行滤波，实现低功耗高PSR的带隙基准电路。

A Bandgap Reference Circuit with Low Power Consumption and High PSR

【技术实现步骤摘要】
一种低功耗高PSR的带隙基准电路
本技术涉及带隙基准电路
，更具体地说，涉及一种低功耗高PSR的带隙基准电路。
技术介绍
为了响应物联网市场不断的需求，MCU作为物联网的核心零组件，势必要得到进一步的发展。而现在市面上很多的领域如医疗电子产品，智慧健康监测产品等都需要持续的待机，长时间的使用，因此如何实现更低的功耗，提升续航的能力成为MCU的一大挑战。特别是为处理更复杂的任务，更高的计算能力转向32位的MCU来说，在保证性能的情况下降低功耗直接关系到产品的可行性。BANDGAP(带隙基准)作为MCU不可或缺的模块，对MCU芯片的性能起着至关重要的作用，其主要作用是为里面的各个组成模块提供不随电压不随温度变化的基准电压或基准电流。目前很多的32位MCU利用BANDGAP产生的基准电压作为上电复位(POR)电路里面比较器的参考端，以此来准确控制复位释放的电源电压，并且整个芯片处于standby(待机)模式时是处于常开的状态，这样BANDGAP的功耗即是MCUstandby的功耗，bandgap功耗直接影响MCU的待机时间。且芯片使用的环境多种多样，内部通常为了更高集成和节省面积，密集的数字电路分布在敏感的模拟电路旁边，电源的纹波非常大，因此实现低功耗高PSR(电源抑制)的BANDGAP非常重要。
技术实现思路
本技术要解决的技术问题在于，针对现有技术的上述缺陷，提供一种电路简单，低功耗高PSR的带隙基准电路。本技术解决其技术问题所采用的技术方案是：构造一种低功耗高PSR的带隙基准电路，包括带隙基准电路，RC滤波电路，钳位电路；其中，所述钳位电路用于过压保护；所述带隙基准电路用于提供不随温度变化的基准电压电流；所述RC滤波电路包括第一电阻和第一电容，所述第一电阻与电源的正极连接，所述第一电容与所述第一电阻的另一端连接，所述第一电容的另一端接地；所述第一电阻的另一端分别与所述钳位电路和所述带隙基准电路连接。本技术所述的低功耗高PSR的带隙基准电路，其中，所述带隙基准电路包括第一双极型晶体管，第二双极型晶体管，第二电阻，第三电阻，第一PMOS晶体管，第二PMOS晶体管，第三PMOS晶体管，第四PMOS晶体管；所述第一PMOS晶体管，所述第二PMOS晶体管和所述第三PMOS晶体管以及所述第四PMOS晶体管构成电流镜；所述带隙基准电路还包括运算放大器和NMOS晶体管；所述运算放大器和所述NMOS晶体管以及所述电流镜构成反馈回路。所述第一PMOS晶体管，所述第二PMOS晶体管和所述第三PMOS晶体管以及所述第四PMOS晶体管的源极均与所述第一电阻的另一端连接，且栅极均与所述第一PMOS晶体管的漏极连接；所述第一PMOS晶体管的漏极与所述NMOS晶体管的漏极连接，所述NMOS晶体管的源极接地，所述NMOS晶体管的栅极与所述运算放大器的输出端连接；所述运算放大器的反向输入端与所述第二PMOS晶体管的漏极连接，且同向输入端与所述第三PMOS晶体管的漏极连接；所述第二电阻与所述第二PMOS晶体管的漏极连接，所述第二电阻的另一端与所述第一双极型晶体管的发射极连接，所述第一双极型晶体管的基极和集电极均接地；所述第三电阻与所述第四PMOS晶体管的漏极连接，所述第三电阻的另一端与所述第二双极型晶体管的发射极连接，所述第三PMOS晶体管的漏极也与所述第二双极型晶体管的发射极连接，所述第二双极型晶体管的基极和集电极均接地。本技术所述的低功耗高PSR的带隙基准电路，其中，所述带隙基准电路还包括输出RC滤波电路，所述输出RC滤波电路包括第四电阻和第二电容，所述第四电阻与所述第四PMOS晶体管的漏极连接，所述第四电阻的另一端与第二电容连接，所述第二电容的另一端接地，所述第四电阻的另一端为基准电压输出端。本技术所述的低功耗高PSR的带隙基准电路，其中，所述钳位电路包括第五PMOS晶体管，第六PMOS晶体管，第七PMOS晶体管，第八PMOS晶体管；所述第五PMOS晶体管的源极与所述第一电阻的另一端连接，所述第五PMOS晶体管的栅极为所述钳位电路的使能控制端，所述第五PMOS晶体管的漏极与所述第六PMOS晶体管的源极连接；所述第六PMOS晶体管的栅极和漏极均与所述第七PMOS晶体管的源极连接，所述第七PMOS晶体管的栅极和漏极均与所述第八PMOS晶体管的源极连接；所述第八PMOS晶体管的栅极和漏极均接地；所述钳位电路的PMOS晶体管的个数根据电源的大小而定。本技术的有益效果在于：带隙基准电路提供不随温度变化的基准电压和电流且功耗严格控制，便于与后面的输出RC滤波电路来实现高PSR；钳位电路则主要用于过压保护，以此来抵抗电源瞬间过充；RC滤波电路包括第一电阻和第一电容，第一电阻与电源的正极连接，第一电容与第一电阻的另一端连接，第一电容的另一端接地；第一电阻的另一端分别与钳位电路和带隙基准电路连接，以通过RC滤波电路对钳位电路和带隙基准电路的输入电源进行滤波，实现低功耗高PSR的带隙基准电路。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将结合附图及实施例对本技术作进一步说明，下面描述中的附图仅仅是本专利技术的部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图：图1是本技术较佳实施例的低功耗高PSR的带隙基准电路的电路图；图2是本技术较佳实施例的低功耗高PSR的带隙基准电路的带隙基准的电源抑制传输曲线图。具体实施方式为了使本技术实施例的目的，技术方案和优点更加清楚，下面将结合本技术实施例中的技术方案进行清楚，完整的描述，显然，所描述的实施例是本技术的部分实施例，而不是全部实施例。基于本专利技术的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本技术的保护范围。本技术较佳实施例的低功耗高PSR的带隙基准电路如图1所示，同时参阅图2，包括带隙基准电路，RC滤波电路，钳位电路，钳位电路用于过压保护；带隙基准电路用于提供不随温度变化的基准电压电流；RC滤波电路包括第一电阻R1和第一电容C1，第一电阻R1与电源的正极连接，第一电容C1与第一电阻R1的另一端连接，第一电容C1的另一端接地；第一电阻R1的另一端分别与钳位电路和带隙基准电路连接，以通过RC滤波对钳位电路和带隙基准电路的输入电源进行滤波，实现低功耗高PSR的带隙基准电路。如图1所示，带隙基准电路包括第一双极型晶体管Q1，第二双极型晶体管Q2，第二电阻R2，第三电阻R3，第一PMOS晶体管MP1，第二PMOS晶体管MP2，第三PMOS晶体管MP3，第四PMOS晶体管MP4；第一PMOS晶体管MP1，第二PMOS晶体管MP2和第三PMOS晶体管MP3以及第四PMOS晶体管MP4构成电流镜；带隙基准电路还包括运算放大器U1和NMOS晶体管MN1；运算放大器U1和NMOS晶体管MN1以及电流镜构成反馈回路；第一PMOS晶体管MP1，第二PMOS晶体管MP2和第三PMOS晶体管MP3以及第四PMOS晶体管MP4的源极均与第一电阻R1的另一端连接，且栅极均与第一PMOS晶体管MP1的漏极连接；第一PMOS晶体管MP1的漏极与NMOS晶体管MN1本文档来自技高网...

【技术保护点】
1.一种低功耗高PSR的带隙基准电路，包括带隙基准电路，RC滤波电路，钳位电路；其特征在于，所述钳位电路用于过压保护；所述带隙基准电路用于提供不随温度变化的基准电压电流；所述RC滤波电路包括第一电阻和第一电容，所述第一电阻与电源的正极连接，所述第一电容与所述第一电阻的另一端连接，所述第一电容的另一端接地；所述第一电阻的另一端分别与所述钳位电路和所述带隙基准电路连接。

【技术特征摘要】
1.一种低功耗高PSR的带隙基准电路，包括带隙基准电路，RC滤波电路，钳位电路；其特征在于，所述钳位电路用于过压保护；所述带隙基准电路用于提供不随温度变化的基准电压电流；所述RC滤波电路包括第一电阻和第一电容，所述第一电阻与电源的正极连接，所述第一电容与所述第一电阻的另一端连接，所述第一电容的另一端接地；所述第一电阻的另一端分别与所述钳位电路和所述带隙基准电路连接。2.根据权利要求1所述的低功耗高PSR的带隙基准电路，其特征在于，所述带隙基准电路包括第一双极型晶体管，第二双极型晶体管，第二电阻，第三电阻，第一PMOS晶体管，第二PMOS晶体管，第三PMOS晶体管，第四PMOS晶体管；所述第一PMOS晶体管，所述第二PMOS晶体管和所述第三PMOS晶体管以及所述第四PMOS晶体管构成电流镜；所述带隙基准电路还包括运算放大器和NMOS晶体管；所述运算放大器和所述NMOS晶体管以及所述电流镜构成反馈回路；所述第一PMOS晶体管，所述第二PMOS晶体管和所述第三PMOS晶体管以及所述第四PMOS晶体管的源极均与所述第一电阻的另一端连接，且栅极均与所述第一PMOS晶体管的漏极连接；所述第一PMOS晶体管的漏极与所述NMOS晶体管的漏极连接，所述NMOS晶体管的源极接地，所述NMOS晶体管的栅极与所述运算放大器的输出端连接；所述运算放大器的反向输入端与所述第二PMOS晶体管的漏极连接，且同向输入端与所述第三PMOS晶体管的漏极连...

【专利技术属性】
技术研发人员：唐小丽，
申请(专利权)人：芯海科技深圳股份有限公司，
类型：新型
国别省市：广东,44