半导体封装以及制造该半导体封装的方法技术

公开了半导体封装以及制造该半导体封装的方法。制造半导体封装的方法可以包括：提供载体基板，该载体基板具有形成在载体基板的第一顶表面上的沟槽；在载体基板上提供第一半导体芯片；将至少一个第二半导体芯片安装在第一半导体芯片的第二顶表面上；涂覆模构件以围绕第一半导体芯片的第一侧表面和所述至少一个第二半导体芯片的第二侧表面；以及固化模构件以形成模层。该沟槽可以沿着第一半导体芯片的第一边缘提供。该模构件可以覆盖第一半导体芯片的底表面的第二边缘。

Semiconductor packaging and methods of manufacturing the semiconductor packaging

【技术实现步骤摘要】
半导体封装以及制造该半导体封装的方法
与示例实施方式一致的装置和方法涉及一种半导体封装以及制造该半导体封装的方法。
技术介绍
电子产业已经兑现了提供具有诸如重量轻、尺寸紧凑、高速度和高性能的特性的廉价电子产品的承诺。半导体封装被提供来实现用于电子产品的集成电路芯片。需要各种研究来提高半导体封装的性能。特别地，已经提出贯穿硅通路(TSV)技术作为满足半导体封装中需要的高性能的要求的解决方案，在该半导体封装中传统地使用引线接合技术。电子产品倾向于在集成电路封装中需要更多的集成电路，同时具有讽刺意味的是，为增加的集成电路容量提供系统中的更少的物理空间。于是，一些技术集中在将这样的集成电路堆叠到单个封装中。半导体封装的其它方法堆叠多个集成电路管芯、提供封装内封装(PIP)或其组合。
技术实现思路
一些示例实施方式提供一种具有改善的结构稳定性的半导体封装。一些示例实施方式提供一种制造半导体封装的方法，在该方法中失败率降低。根据示例实施方式的一方面，一种制造半导体封装的方法可以包括：提供载体基板，该载体基板具有形成在载体基板的第一顶表面上的沟槽；在载体基板上提供第一半导体芯片；将至少一个第二半导体芯片安装在第一半导体芯片的第二顶表面上；涂覆模构件以围绕第一半导体芯片的第一侧表面和所述至少一个第二半导体芯片的第二侧表面；以及固化模构件以形成模层。该沟槽可以沿着第一半导体芯片的第一边缘提供。该模构件可以覆盖第一半导体芯片的底表面的第二边缘。根据示例实施方式的一方面，一种半导体封装可以包括：芯片堆叠，包括第一半导体芯片、安装在第一半导体芯片的顶表面上的至少一个第二半导体芯片以及设置在第一半导体芯片下面的多个连接端子；和围绕芯片堆叠的第一侧表面的模层。该模层可以包括：第一区段，围绕第一半导体芯片的第二侧表面和所述至少一个第二半导体芯片的第三侧表面；以及第二区段，从第一区段的第一底端延伸并覆盖第一半导体芯片的底表面的边缘。附图说明从以下结合附图对示例实施方式的描述，以上和/或其它的方面将变得明显并更易于理解，附图中：图1示出剖视图，示出根据一示例实施方式的半导体封装；图2和图3示出平面图，示出模层；图4示出剖视图，示出模层的第二区段；图5至图10示出剖视图，示出根据一示例实施方式的制造半导体封装的方法；图11示出剖视图，示出沟槽；图12和图13示出平面图，示出第一载体基板；以及图14至图16示出剖视图，示出制造半导体封装的方法，该方法使用不具有沟槽的载体基板。具体实施方式现在将参照附图详细地参考示例实施方式。在附图中，省略与描述无关的部分以清楚地描述示例实施方式，并且在整个说明书中，相同的附图标记指代相同的元件。在这方面，本示例实施方式可以具有不同的形式，而不应被解释为限于这里阐述的描述。在整个说明书中，当描述某个元件“连接”到另一元件时，应当理解，所述某个元件可以“直接连接”到另一元件或者经由在中间的另一元件“电连接”到另一元件。此外，当一部件“包括”一元件时，除非存在另一与其相反的描述，否则应当理解，该部件不排除另一元件，而是还可以包括另一元件。在下文，参照附图详细描述本公开。图1示出剖视图，示出根据一示例实施方式的半导体封装。图2和图3示出平面图，其示出模层，图1对应于沿着图2或图3的线I-I'截取的剖视图。可以提供芯片堆叠S。芯片堆叠S可以包括第一半导体芯片100、一个或更多个第二半导体芯片200、以及第三半导体芯片300。第一半导体芯片100可以包括第一电路层110和第一贯穿电极120。第一电路层110可以包括存储电路。第一贯穿电极120可以垂直地穿透第一半导体芯片100。第一贯穿电极120和第一电路层110可以彼此电连接。第一半导体芯片100的底表面100a可以是有源表面。例如，连接端子130可以提供在第一半导体芯片100的底表面100a上。一个或更多个第二半导体芯片200可以安装在第一半导体芯片100上。每个第二半导体芯片200可以包括第二电路层210和第二贯穿电极220。第二电路层210可以包括存储电路。第二贯穿电极220可以垂直地穿透第二半导体芯片200。第二贯穿电极220和第二电路层210可以彼此电连接。第二半导体芯片200的底表面可以是有源表面。第一凸块322可以提供在第二半导体芯片200中的最下面一个和第一半导体芯片100之间，将第一半导体芯片100和最下面的第二半导体芯片200彼此电连接。第二凸块324可以提供在相邻的第二半导体芯片200之间，将相邻的第二半导体芯片200彼此电连接。第三半导体芯片300可以安装在第二半导体芯片200中的最上面的一个上。例如，第三半导体芯片300可以是安装在包括第一至第三半导体芯片100、200和300的芯片堆叠S的顶部处的最上面的芯片。第三半导体芯片300可以包括第三电路层310。第三电路层310可以包括存储电路。第三半导体芯片300的底表面可以是有源表面。第三凸块326可以提供在第三半导体芯片300和最上面的第二半导体芯片200之间，将第三半导体芯片300和最上面的第二半导体芯片200彼此电连接。在某些实施方式中，第三半导体芯片300可以被省略或不形成。底填充层330可以提供在第一至第三半导体芯片100、200和300中的相邻的半导体芯片之间。底填充层330可以插设在第一至第三凸块322、324和326中的相邻的凸块之间，因此可以防止第一凸块322之间、第二凸块324之间和第三凸块326之间的电短路。底填充层330可以包括环氧基树脂或无机填充剂。模层400可以设置在芯片堆叠S的一侧上。模层400可以覆盖芯片堆叠S的侧表面以及芯片堆叠S的底表面的一部分，该底表面可以例如与第一半导体芯片100的底表面100a基本上相同。相同的附图标记100a可以用于指代芯片堆叠S的底表面和第一半导体芯片100的底表面两者。例如，模层400可以包括在第一至第三半导体芯片100、200和300的侧表面上的第一区段410和在第一半导体芯片100的底表面100a上的第二区段420。当在平面图中观看时，第一区段410可以沿着芯片堆叠S的侧表面延伸。第一区段410可以具有在与芯片堆叠S的顶端的水平面相同的水平面处(例如，齐平、相同的高度等)的顶端410a以及在与芯片堆叠S的底端的水平面相同的水平面处的底端410b，芯片堆叠S的该底端可以例如与第一半导体芯片100的底表面100a共平面。第二区段420可以从第一区段410的底端410b延伸到第一半导体芯片100的底表面100a上。当在平面图中观看时，第二区段420可以与第一区段410的至少一部分和第一半导体芯片100的一部分重叠。然后，模层400可以覆盖芯片堆叠S的底部拐角Sa。芯片堆叠S的底部拐角Sa可以表示芯片堆叠S的每个侧表面与芯片堆叠S的底表面100a相遇的点。如图2所示，第二区段420可以覆盖第一半导体芯片100的底表面100a的边缘并暴露第一半导体芯片100的底表面100a的中心。第二区段420可以暴露连接端子130，同时与连接端子130间隔开。第二区段420的平面形状可以是基本上对应于第一半导体芯片100的平面形状的环形。在一些实施方式中，第二区段420可以在平面图中具有四边形环形状(例如，中间掏空的四边形)。例如，第一半本文档来自技高网...

【技术保护点】
1.一种制造半导体封装的方法，该方法包括：提供载体基板，该载体基板具有形成在所述载体基板的第一顶表面上的沟槽；在所述载体基板上提供第一半导体芯片；将至少一个第二半导体芯片安装在所述第一半导体芯片的第二顶表面上；涂覆模构件以围绕所述第一半导体芯片的第一侧表面和所述至少一个第二半导体芯片的第二侧表面；以及固化所述模构件以形成模层，其中所述沟槽沿着所述第一半导体芯片的第一边缘提供，并且其中所述模构件覆盖所述第一半导体芯片的底表面的第二边缘。

【技术特征摘要】
2018.01.24 KR 10-2018-00086701.一种制造半导体封装的方法，该方法包括：提供载体基板，该载体基板具有形成在所述载体基板的第一顶表面上的沟槽；在所述载体基板上提供第一半导体芯片；将至少一个第二半导体芯片安装在所述第一半导体芯片的第二顶表面上；涂覆模构件以围绕所述第一半导体芯片的第一侧表面和所述至少一个第二半导体芯片的第二侧表面；以及固化所述模构件以形成模层，其中所述沟槽沿着所述第一半导体芯片的第一边缘提供，并且其中所述模构件覆盖所述第一半导体芯片的底表面的第二边缘。2.根据权利要求1所述的方法，其中，当涂覆所述模构件时，所述模构件被朝向所述沟槽引入。3.根据权利要求2所述的方法，其中所述沟槽的第一部分与所述第一半导体芯片的所述第一边缘重叠，并且其中所述沟槽的第二部分位于所述第一半导体芯片的所述第一边缘之外。4.根据权利要求2所述的方法，其中所述第一半导体芯片包括提供在所述第一半导体芯片的所述底表面上的多个连接端子，并且其中所述第一半导体芯片通过提供在所述第一半导体芯片的所述底表面上的粘合层被粘附到所述载体基板。5.根据权利要求4所述的方法，其中所述粘合层包括与所述沟槽垂直地重叠的凹入部分，并且其中，当涂覆所述模构件时，所述模构件填充所述凹入部分。6.根据权利要求5所述的方法，其中所述凹入部分的深度为所述多个连接端子的高度的0.1至0.5倍。7.根据权利要求4所述的方法，其中所述模构件与所述多个连接端子间隔开。8.根据权利要求1所述的方法，其中所述沟槽的截面具有四边形、半圆形和三角形中的至少一种，并且其中所述半圆形和所述三角形具有从所述载体基板的所述第一顶表面朝向所述载体基板的内部减小的宽度。9.根据权利要求1所述的方法，其中所述沟槽包括：第一沟槽，在平行于所述载体基板的所述第一顶表面的第一方向上延伸；和第二沟槽，在平行于所述载体基板的所述第一顶表面的第二方向上延伸，所述第二方向与所述第一方向交叉。10.根据权利要求9所述的方法，其中所述沟槽还包括与所述第一沟槽和所述第二沟槽的交叉点相邻的第三沟槽，当在平面图中观看时，所述第三沟槽与所述第一半导体芯片的拐角重叠。...

【专利技术属性】
技术研发人员：金兑炯，金泳龙，南杰，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR