一种制备磁性随机存储器阵列单元的方法技术

本发明专利技术提供了一种制备磁性随机存储器阵列单元的方法，通过在磁性隧道结电介质中间穿插一层位线通孔刻蚀阻挡层，使之能够阻挡在后续的位线通孔刻蚀工艺中的主刻蚀，并且提供主刻蚀终点光学发射谱判断信号；然后选用刻蚀速率更低、选择比更高的过刻蚀工艺对剩余的电介质和覆盖层进行刻蚀。本发明专利技术有效地避免了位线通孔刻蚀最后阶段在硬掩模和磁性隧道结周边电介质保护层的过刻蚀，进而避免了整个磁性随机存储器阵列单元电路的短路。

A Method for Preparing Array Cells of Magnetic Random Memory

【技术实现步骤摘要】
一种制备磁性随机存储器阵列单元的方法
本专利技术涉及一种制备磁性随机存储器(MRAM，MagneticRadomAccessMemory)阵列单元的方法，属于磁性随机存储器制造

技术介绍
近年来，采用磁性隧道结(MTJ，MagneticTunnelJunction)的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，SpinTransferTorque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。在现在的MRAM制造工艺中，磁性隧道结(MTJ)和位线(Bitline)之间的连接，通常采用位线通孔(BLV，BitLineVia)和与磁性隧道结一次成型的顶电极(TE，TopElectrode)直接相连接的方式实现；然而，在刻蚀制作BLV的时候，一般采用在磁性隧道结(MTJ)刻蚀之后立即沉积的覆盖层为BLV的刻蚀阻挡层；在这种结构中，这种覆盖层往往不足以阻挡BLV的主刻蚀步骤中的离子轰击，这将会造成磁性隧道结底电极(BE，BottomElectrode)和顶电极(TE，TopElectrode)的直接连通，如图1所示，从而使整个器件失效。如果，当BLV和磁性隧道结图案的对准不使很精确的情况，这种现象会更加明显。
技术实现思路
为了解决上述技术问题，本专利技术提供了一种制备磁性随机存储器阵列单元的方法。通过在磁性隧道结电介质中间穿插一层位线通孔(BLV)刻蚀阻挡层，使之能够阻挡在后续的位线通孔刻蚀工艺中的主刻蚀，并且提供主刻蚀终点光学发射谱(OES，OpticalEmissionSpectroscopy)判断信号；然后选用刻蚀速率更低、选择比更高的过刻蚀工艺对剩余的电介质和覆盖层进行刻蚀。具体技术方案如下：方案一，包括如下步骤：步骤一、提供表面抛光的带金属通孔的CMOS基底，并在基底上沉积底电极金属层、磁性隧道结多层膜和顶电极膜层；步骤二、图形化磁性隧道结图案，刻蚀磁性隧道结多层膜形成磁性隧道结，刻蚀底电极金属层形成底电极，并用第一覆盖层覆盖磁性隧道结和底电极；步骤三、在第一覆盖层上依次沉积第一电介质层、位线通孔刻蚀阻挡层、第二电介质层，然后对第二电介质层进行平坦化，接着在第二电介质层上沉积第二覆盖层；步骤四、刻蚀形成位线通孔，并在位线通孔内进行金属铜填充。进一步地，第一覆盖层的材料为SiC、SiN或者SiCN，采用化学气相沉积、原子层沉积或者离子束沉积方式形成第一覆盖层。进一步地，第一电介质层、位线通孔刻蚀阻挡层、第二电介质层以及第二覆盖层这四层的总厚度为120nm～400nm。进一步地，第一电介质层和第二电介质层为SiO2、SiON或低介电常数电介质。进一步地，位线通孔刻蚀阻挡层的材料为SiC、SiN或者SiCN，采用化学气相沉积或者原子层沉积保形覆盖在第一电介质层上，位线通孔刻蚀阻挡层的厚度为10nm～50nm。进一步地，第二覆盖层为SiO2，采用化学气相沉积形成第二覆盖层。进一步地，刻蚀形成位线通孔的主刻蚀步骤中，采用C4F8或C4F6作为主刻蚀气体。以CN或CO的光学发射谱信号作为判断主刻蚀步骤的刻蚀终点信号。主刻蚀步骤完成后，选用低C/F含量的主刻蚀气体，依次刻蚀位线通孔刻蚀阻挡层、第一电介质层和第一覆盖层，并停止在顶电极膜层上。方案二，包括如下步骤：步骤一、提供表面抛光的带金属通孔的CMOS基底，并在基底上沉积底电极金属层、磁性隧道结多层膜和顶电极膜层；步骤二、图形化磁性隧道结图案，刻蚀磁性隧道结多层膜形成磁性隧道结，刻蚀底电极金属层形成底电极，并用第一覆盖层覆盖磁性隧道结和底电极；步骤三、在第一覆盖层上沉积第一电介质层，并对第一电介质层进行平坦化，然后在第一电介质层上依次沉积位线通孔刻蚀阻挡层、第二电介质层、第二覆盖层；步骤四、刻蚀形成位线通孔，并在位线通孔内进行金属铜填充。本专利技术的有益效果：本专利技术有效地避免了位线通孔刻蚀最后阶段在硬掩模和磁性隧道结周边电介质保护层的过刻蚀，进而避免了整个磁性随机存储器阵列单元电路的短路。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术由更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1是现有工艺条件下，磁性隧道结底电极和顶电极直接连通的示意图；图2(a)是本专利技术一个较佳实施例中基底的示意图；图2(b)是本专利技术一个较佳实施例中在基底上沉积底电极金属层的示意图；图3是本专利技术一个较佳实施例中磁性隧道结和第一覆盖层的示意图；图4(a)和图4(c)是本专利技术一个较佳实施例中刻蚀形成位线通孔的示意图；图5(a)至图5(c)是本专利技术另一个较佳实施例中刻蚀形成位线通孔的示意图；附图标记说明：100-表面抛光的带金属通孔(Vx(x>＝1))的CMOS基底，101-CMOS电介质，102-CMOS电介质，103-CMOS通孔金属扩散阻挡层，104-CMOS通孔金属，201-底电极金属层，202-磁性隧道结多层膜，203-顶电极膜层(硬掩模层)，204-第一覆盖层，205-第一电介质层，206-位线通孔(BLV)刻蚀阻挡层，207-第二电介质层，208-第二覆盖层，301-位线通孔(BLV)，302-位线通孔(BLV)金属扩散阻挡层，303-位线通孔(BLV)金属。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。需说明的是，本专利技术附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术包括但不只限于制备磁性随机存储器(MRAM)，也不限于任何工艺顺序或流程，只要制备得到的产品或装置与以下优选工艺顺序或流程制备得到的相同或相似方法，其具体步骤如下：实施例1：步骤一：提供表面抛光的带金属通孔(Vx(x>＝1))的CMOS基底100，如图2(a)所示；并在其上沉积底电极金属层2本文档来自技高网...

【技术保护点】
1.一种制备磁性随机存储器阵列单元的方法，其特征在于，包括如下步骤：步骤一、提供表面抛光的带金属通孔的CMOS基底，并在所述基底上沉积底电极金属层、磁性隧道结多层膜和顶电极膜层；步骤二、图形化磁性隧道结图案，刻蚀所述磁性隧道结多层膜形成磁性隧道结，刻蚀所述底电极金属层形成底电极，并用第一覆盖层覆盖所述磁性隧道结和所述底电极；步骤三、在所述第一覆盖层上依次沉积第一电介质层、位线通孔刻蚀阻挡层、第二电介质层，然后对所述第二电介质层进行平坦化，接着在所述第二电介质层上沉积第二覆盖层；步骤四、刻蚀形成位线通孔，并在所述位线通孔内进行金属铜填充。

【技术特征摘要】
1.一种制备磁性随机存储器阵列单元的方法，其特征在于，包括如下步骤：步骤一、提供表面抛光的带金属通孔的CMOS基底，并在所述基底上沉积底电极金属层、磁性隧道结多层膜和顶电极膜层；步骤二、图形化磁性隧道结图案，刻蚀所述磁性隧道结多层膜形成磁性隧道结，刻蚀所述底电极金属层形成底电极，并用第一覆盖层覆盖所述磁性隧道结和所述底电极；步骤三、在所述第一覆盖层上依次沉积第一电介质层、位线通孔刻蚀阻挡层、第二电介质层，然后对所述第二电介质层进行平坦化，接着在所述第二电介质层上沉积第二覆盖层；步骤四、刻蚀形成位线通孔，并在所述位线通孔内进行金属铜填充。2.一种制备磁性随机存储器阵列单元的方法，其特征在于，包括如下步骤：步骤一、提供表面抛光的带金属通孔的CMOS基底，并在所述基底上沉积底电极金属层、磁性隧道结多层膜和顶电极膜层；步骤二、图形化磁性隧道结图案，刻蚀所述磁性隧道结多层膜形成磁性隧道结，刻蚀所述底电极金属层形成底电极，并用第一覆盖层覆盖所述磁性隧道结和所述底电极；步骤三、在所述第一覆盖层上沉积第一电介质层，并对所述第一电介质层进行平坦化，然后在所述第一电介质层上依次沉积位线通孔刻蚀阻挡层、第二电介质层、第二覆盖层；步骤四、刻蚀形成位线通孔，并在所述位线通孔内进行金属铜填充。3.根据权利要求1或2所述的一种制备磁性随机存储器阵列单元的方法，其特征在于，所述第一覆盖层的材料为SiC、SiN或者SiCN，采用化学气相沉积、原子层沉积或者离子束沉积方式形成所述...

【专利技术属性】
技术研发人员：张云森，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：上海,31