SRAM的存储单元结构制造技术

本发明专利技术公开了一种SRAM的存储单元结构，主体结构由两个NMOS管和六个PMOS管组成，2个传输管都为PMOS管；第一NMOS管和第二PMOS管的漏极、第五PMOS管和第二NMOS管的栅极都连接Q节点；第二NMOS管和第三PMOS管的漏极、第六PMOS管和第一NMOS管的栅极都连接QN节点；第一PMOS管的漏极、第五PMOS管的源极、第三和第四PMOS管的栅极都连接第三节点；第四PMOS管的漏极、第六PMOS管的源极、第一和第二PMOS管的栅极都连接第四节点；第一至四PMOS管的源极都连接到电源电压；第一和第二NMOS管的源极、第五和第六PMOS管的漏极都接地。本发明专利技术能提高电路抗软错误能力和读静态噪声容限和降低漏电功耗。

SRAM Storage Unit Structure

The invention discloses a storage unit structure of SRAM. The main structure consists of two NMOS tubes and six PMOS tubes, two transmission tubes are PMOS tubes; the drain of the first NMOS tube and the drain of the second PMOS tube, the fifth PMOS tube and the gate of the second NMOS tube are connected to the Q node; the drain of the second NMOS tube and the drain of the third PMOS tube, the sixth PMOS tube and the gate of the first NMOS tube are connected to the QN node; The drain of the fourth PMOS tube, the source of the fifth PMOS tube, the gate of the third and fourth PMOS tubes are connected to the third node; the drain of the fourth PMOS tube, the source of the sixth PMOS tube, the gate of the first and second PMOS tubes are connected to the fourth node; the source of the first to the fourth PMOS tube is connected to the supply voltage; the drain of the first and second NMOS tubes, the fifth and sixth PMOS tubes are grounded. The invention can improve the anti-soft error ability of the circuit, read the static noise tolerance and reduce the leakage power consumption.

【技术实现步骤摘要】
SRAM的存储单元结构
本专利技术涉及一种半导体集成电路，特别是涉及一种静态随机存取存储器(SRAM)的存储单元结构。
技术介绍
集成电路技术节点的先进给芯片的可靠性带来了很多挑战，其中一个挑战就是单粒子效应导致的单粒子翻转(SEU)带来的软错误。软错误可能会发生在不同的电子设备中，例如汽车电子、医疗设备等。近些年，由于工艺节点不断先进，器件靠的越来越近，器件尺寸也越来越小，这使得单粒子翻转成为软错误的一个重要来源。现有SRAM的存储单元结构通常采用6管结构，这种6管存储单元本身抗软错误的能力差，故需要增加抗软错误单元，所以6管存储单元及抗软错误单元的漏电功耗(leakagepower)很大，不适用于对漏电功耗要求很高的应用中，如可穿戴设备、物联网应用等等。如图1所示，是现有第一种SRAM的存储单元结构，包括互锁的第一反相器101和第二反相器102，第一反相器101和第二反相器102的结构相同且都是采用由一个NMOS管和一个PMOS管连接形成的CMOS反相器。位线BL和Q节点之间连接有由NMOS管101组成的传输管，位线BLB和QN节点之间连接有由NMOS管102组成的传输管，NMO本文档来自技高网...

【技术保护点】
1.一种SRAM的存储单元结构，其特征在于，包括：由第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管组成的主体结构，由第七PMOS管组成的第一传输管和由第八PMOS管组成的第二传输管；所述第一NMOS管的漏极、所述第二PMOS管的漏极、所述第五PMOS管的栅极、所述第二NMOS管的栅极都连接到Q节点；所述第二NMOS管的漏极、所述第三PMOS管的漏极、所述第六PMOS管的栅极和所述第一NMOS管的栅极都连接到QN节点；所述第一PMOS管的漏极、所述第五PMOS管的源极、所述第四PMOS管的栅极和所述第三PMOS管的栅...

【技术特征摘要】
1.一种SRAM的存储单元结构，其特征在于，包括：由第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管组成的主体结构，由第七PMOS管组成的第一传输管和由第八PMOS管组成的第二传输管；所述第一NMOS管的漏极、所述第二PMOS管的漏极、所述第五PMOS管的栅极、所述第二NMOS管的栅极都连接到Q节点；所述第二NMOS管的漏极、所述第三PMOS管的漏极、所述第六PMOS管的栅极和所述第一NMOS管的栅极都连接到QN节点；所述第一PMOS管的漏极、所述第五PMOS管的源极、所述第四PMOS管的栅极和所述第三PMOS管的栅极都连接到第三节点；所述第四PMOS管的漏极、所述第六PMOS管的源极、所述第一PMOS管的栅极和所述第二PMOS管的栅极都连接到第四节点；所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极和所述第四PMOS管的源极都连接到电源电压；所述第一NMOS管的源极、所述第二NMOS管的源极、所述第五PMOS管的漏极和所述第六PMOS管的漏极都接地；所述Q节点和所述第三节点的信号电位相同，所述QN节点和所述第四节点的信号电位相同，所述Q节点和所述QN节点的信号电位反相并作为两个反相的存储节点；所述Q节点通过所述第一传输管连接第一位线，所述QN节点通过所述第二传输管连接第二位线，所述第一传输管和所述第二传输管的控制端都连接字线；所述第七PMOS管的第一端连接所述第一位线，所述第七PMOS管的第二端连接所述Q节点，所述第七PMOS管的第一端为所述第七PMOS管中的源极或漏极中的一个，所述第七PMOS管的第二端为所述第七P...

【专利技术属性】
技术研发人员：蒋建伟，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31