Provides integrated circuits with memory elements. Memory elements may include non-volatile resistance elements coupled together in back-to-back or queued configurations. Erase, programming and margin operation can be performed on the resistor element. Each resistive memory element can receive positive, ground or negative voltages at the anode or cathode terminals.
【技术实现步骤摘要】
具有互补非易失性电阻存储器元件的集成电路
技术介绍
诸如可编程集成电路的集成电路常常包含以静态随机存取存储器(SRAM)单元的形式的易失性存储器元件。在可编程集成电路中，SRAM单元可用作配置随机存取存储器(CRAM)单元。可编程集成电路是可由用户编程来实现期望定制逻辑功能的一种类型的集成电路。CRAM单元用于存储由用户供应的配置数据。一旦被加载，CRAM单元就将控制信号供应到晶体管以配置晶体管来实现所期望的逻辑功能。一般使用一对交叉耦合的逆变器来形成易失性存储器元件，例如SRAM和CRAM单元。在每个存储器单元中，这对交叉耦合的逆变器可连接到地址晶体管，其在数据从存储器单元被读取或被写到存储器单元内时被接通。当没有数据从存储器单元被读取或被写到存储器单元内时，地址晶体管被断开以隔离存储器单元。对每个连续代的集成电路技术存在朝着较小的尺寸、较低的阈值电压和较低的电源电压按比例缩放晶体管的趋势。较低的电源电压和较小的设备可能导致易失性存储器元件的降低的读/写裕度。这可能对可靠的设备操作提出挑战。然而，较小的设备往往更多地遭受过程、电压和温度变化(PVT变化)。在较低的电源...
【技术保护点】
1.一种集成电路，包括：第一电源端子，其接收第一可调节电源电压；第二电源端子，其接收第二可调节电源电压；第一非易失性电阻元件，其包括：第一阳极端子，其耦合到所述第一电源端子；以及第一阴极端子；以及第二非易失性电阻元件，其包括：第二阳极端子，其耦合到所述第二电源端子；以及第二阴极端子，其耦合到所述第一非易失性电阻元件的所述第一阴极端子。
【技术特征摘要】
2017.06.15 US 15/624,4131.一种集成电路，包括：第一电源端子，其接收第一可调节电源电压；第二电源端子，其接收第二可调节电源电压；第一非易失性电阻元件，其包括：第一阳极端子，其耦合到所述第一电源端子；以及第一阴极端子；以及第二非易失性电阻元件，其包括：第二阳极端子，其耦合到所述第二电源端子；以及第二阴极端子，其耦合到所述第一非易失性电阻元件的所述第一阴极端子。2.如权利要求1所述的集成电路，其中所述第一非易失性电阻元件和所述第二非易失性电阻元件形成导电桥接随机存取存储器单元。3.如权利要求1所述的集成电路，还包括：第一三态缓冲器，其驱动所述第一电源端子；以及第二三态缓冲器，其驱动所述第二电源端子。4.如权利要求1-3中的任一项所述的集成电路，其中所述第一可调节电源电压是负的。5.如权利要求1-3中的任一项所述的集成电路，其中所述第二可调节电源电压是负的。6.如权利要求1所述的集成电路，还包括：数据线；地址晶体管，其耦合在所述数据线和所述第一阴极端子之间；额外的电源线；第一晶体管，其耦合在所述额外的电源线和所述数据线之间，所述第一晶体管接收偏置控制电压；以及第二晶体管，其与在所述额外的电源线和所述数据线之间的所述第一晶体管串联耦合，所述第二晶体管接收验证控制电压。7.如权利要求1所述的集成电路，还包括：传输晶体管，其具有从所述第一阴极端子接收静态控制信号的栅极端子。8.如权利要求1-3或6-7中的任一项所述的集成电路，还包括：输入-输出电路，其具有第一栅极氧化物厚度；以及地址晶体管，其耦合到所述第一阴极端子，所述地址晶体管具有小于所述第一栅极氧化物厚度的第二栅极氧化物厚度。9.一种操作集成电路的方法，所述方法包括：将数据线驱动到负电压电平，其中所述集成电路包括串联耦合在第一电源线和第二电源线之间的第一非易失性电阻元件和第二非易失性电阻元件，并且其中所述第一非易失性电阻元...
【专利技术属性】
技术研发人员：R·G·什莫伦，R·库尼亚万，YS·何，A·L·李，J·T·瓦特，C·J·帕斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。