一种SRAM型FPGA片内跟踪环路单粒子翻转错误修复方法技术

本发明专利技术公开了一种SRAM型FPGA片内跟踪环路单粒子翻转错误修复方法，相比于直接对三个跟踪环路输出结果直接进行三模表决的方法，可以避免单个跟踪环路出错后没有立即纠正，错误发生积累导致多个跟踪环路出错，进而不能输出正确结果的问题，确保三个跟踪环路的错误不会发生累积；同时，对出错的通道数据进行同步检错纠错，实现了对FPGA跟踪环路的无中断恢复设计，保证了三个跟踪环路工作状态的一致性；通过跟踪环路三模冗余设计以及利用对单粒子翻转不敏感的反熔丝型FPGA三模检错纠错电路，能可靠及时地发现跟踪环路的单粒子翻转错误。三模冗余与判决均采用FPGA软件实现，相比于FPGA硬三模实现方法，可以节省电路资源。

A single event upset error recovery method for SRAM FPGA intra chip tracking loop

The invention discloses a method for repairing single event upset error in SRAM FPGA chip tracking loop. Compared with directly carrying out three mode voting directly on the output of three tracking loops, the single tracking loop can avoid an immediate correction after error occurs, and accumulation of errors causes multiple tracking loops to go wrong. The problem of correct results ensures that the errors of the three tracking loops will not accumulate. At the same time, the erroneous channel data can be simultaneously detected and corrected. The design of the FPGA tracking loop without interruption is realized, and the consistency of the working states of the three tracking loops is ensured. The design and utilization of the three modular redundancy through the tracking loop are achieved. The anti fuse FPGA three error detection and correction circuit is insensitive to single event upset. It can detect the single event upset error of tracking loop reliably and timely. Three modular redundancy and decision are implemented by FPGA software. Compared with FPGA hard three mode implementation method, circuit resources can be saved.

【技术实现步骤摘要】
一种SRAM型FPGA片内跟踪环路单粒子翻转错误修复方法
本专利技术属于可靠性设计
，具体涉及一种SRAM型FPGA片内跟踪环路单粒子翻转错误修复方法。
技术介绍
天基探测、卫星导航、航天测控等应用领域，为了获得需要的目标测量信息，信号处理系统通过需要对接收的无线电信号进行捕获和跟踪。SRAM型现场可编程门阵列(FPGA)由于其片内逻辑门、乘法器、存储器等资源丰富，被广泛用于对无线电信号捕获与跟踪复杂算法的片内实现。随着SRAM型FPGA集成度的提高，在空间辐照环境下易发生单粒子翻转效应，造成电路功能错误与故障，严重影响到应用SRAM型FPGA的电子系统工作可靠性与安全。特别是SRAM型FPGA片内的跟踪环路为带反馈的周期性更新的闭合环路，一般包括相关器、环路鉴别器、环路滤波器、本地信号生成器等实现信号处理的处理环节，一旦发生单粒子翻转错误，其错误数据将会被持续传播，难于通过对流水线电路数据排空等手段恢复跟踪环路的正常功能。张路等人在2011年《微处理机》第32卷6期第18页至20页发表的“FPGA空间容错技术研究”一文中，提出了一种对配置存储器进行动态刷新的SRAM型FPGA抗单粒子翻转方法。杨玉辰等人在2017年《空间电子技术》第14卷2期第34页至37页发表的“三模冗余反馈纠错技术在星载电路加固设计中的应用与实现”一文中，提出了一种三模冗余反馈纠错方法，提高了电路的抗单粒子翻转能力。上述方法的共有不足在于：(1)由于片内闭环跟踪电路具有记忆功能的特殊性，仅对SRAM型FPGA配置存储器进行刷新不能实现对闭环跟踪电路单粒子翻转错误的修复；(2)对SRAM型FPGA重新加载等方法能够清除其片内闭环跟踪电路的单粒子翻转错误，但会中断电路的正常工作。
技术实现思路
有鉴于此，本专利技术的目的是提供一种SRAM型FPGA片内跟踪环路单粒子翻转错误修复方法，在不中断跟踪环路正常运行前提下，有效解决单粒子翻转功能错误，无失真恢复跟踪环路的正常工作。一种跟踪环路单粒子翻转错误修复方法，包括如下步骤：步骤1、在SRAM型FPGA内部对跟踪环路复制例化三份，分别接受外部输入信号并分步骤进行处理；每完成一个处理环节，得到的中间处理结果存到对应的中间寄存器；步骤2、针对3个跟踪环路的每一个处理环节对应的中间寄存器存储的中间处理结果进行判决，得到判决结果；步骤3、根据判决结果进行如下操作：a)、如果只有一个跟踪环路的中间处理结果出错，对出错的跟踪环路对应的中间寄存器进行错误纠正；b)、如果有两个或两个以上跟踪环路的中间处理结果出错，则对SRAM型FPGA进行清零复位；c)若无任何错误发生，不进行任何纠错操作。较佳的，所述步骤2中对中间处理结果进行判决，得到判决结果的具体方法为：用A、B、C分布表示3个跟踪环路的中间处理结果；S表示三模数据判决结果；将A、B、C两两按位求与后再按位求或，得到判决结果S，即表示为：S＝AB+AC+BC；再将A、B、C两两按位异或后得到1比特中间判决结果再两两相与，得到有几个跟踪环路出错，则状态判决的逻辑为：其中，T1表示跟踪环路1和跟踪环路2的数据是否完全一致，T2表示跟踪环路1和跟踪环路3的数据是否完全一致，T3表示跟踪环路2和跟踪环路3的数据是否完全一致，0表示一致，1表示不一致；最后判断出错跟踪环路的序号，逻辑表达为：E1＝T1T2E2＝T1T3E3＝T2T3其中，E1表示跟踪环路1是否出错，E2表示跟踪环路2是否出错，E3表示跟踪环路3是否出错；1表示出错，0表示未出错。较佳的，所述步骤2和步骤3在反熔丝型FPGA中实现。进一步的，所述反熔丝型FPGA对SRAM型FPGA配置数据进行动态刷新。本专利技术具有如下有益效果：1)相比于直接对三个跟踪环路输出结果直接进行三模表决的方法，本专利技术提出的方法可以避免单个跟踪环路出错后没有立即纠正，错误发生积累导致多个跟踪环路出错，进而不能输出正确结果的问题，确保三个跟踪环路的错误不会发生累积；同时，对出错的通道数据进行同步检错纠错，实现了对FPGA跟踪环路的无中断恢复设计，保证了三个跟踪环路工作状态的一致性。2)通过跟踪环路三模冗余设计以及利用对单粒子翻转不敏感的反熔丝型FPGA三模检错纠错电路，能可靠及时地发现跟踪环路的单粒子翻转错误。三模冗余与判决均采用FPGA软件实现，相比于FPGA硬三模实现方法，可以节省电路资源。3)SRAM型FPGA配置数据动态刷新与跟踪环路独立工作，解决了SRAM型FPGA配置存储器单粒子翻转的累积效应，且不会影响跟踪环路正常工作。附图说明图1为本专利技术基于SRAM型FPGA片内跟踪环路错误修复方法原理图。具体实施方式下面结合附图并举实施例，对本专利技术进行详细描述。本专利技术的一种基于SRAM型FPGA片内跟踪环路错误修复方法，如图1所示，采用SRAM型FPGA实现无线电系统跟踪环路的信号处理功能，采用对单粒子翻转不敏感的反熔丝型FPGA对SRAM型FPGA内部跟踪环路的处理结果进行表决，在发现异常时对跟踪环路的内部数据进行纠正；此外，反熔丝型FPGA还完成对SRAM型FPGA配置数据进行动态刷新。其中，SRAM型FPGA中的跟踪环路采用三模冗余设计，即包括跟踪环路1,2和3；反熔丝型FPGA的组成电路包括完全加载控制电路、动态刷新控制电路和跟踪环路检错纠错处理电路。其中，完全加载控制电路对无线电系统上电或系统复位后的SRAM型FPGA的配置数据进行加载；动态刷新控制电路对SRAM型FPGA的配置数据进行周期性动态刷新；跟踪环路检错纠错处理电路对SRAM型FPGA中的三个冗余的跟踪环路进行检错纠错处理，包含跟踪环路数据检错单元和跟踪环路数据纠错单元。以Actel公司的反熔丝型FPGA和Xilinx公司的SRAM型FPGAXC5VFX130T为例，本专利技术的跟踪环路错误修复方法具体包括如下步骤：(1)上电后，反熔丝FPGA的完全加载控制单元产生配置时钟和配置控制信号，从配置存储器中读取配置数据流，对SRAM型FPGA进行完全加载。(2)完全加载完成后，完全加载控制单元产生完全加载完成标志输出给动态刷新控制单元，启动动态刷新。动态刷新控制单元从配置存储器中读取配置数据流，并从中分离出SRAM型FPGA的控制命令和配置数据部分，对SRAM型FPGA的除BlockRAM之外的配置数据进行刷新。此操作通过更改配置数据流中的写入数据长度来实现。以XC5VFX130T为例，配置数据流中第235～238字节原始数据为0x50177910，表征写入数据长度为0x177910个字(每个字包含4个字节)，将其更改为第一指定长度0x1040DC(对应1065180个字)，以实现只写入除BlockRAM之外的配置数据。考虑配置数据流长度为L＝1065180×4字节(每个字包含4个字节)，配置速率为v＝8.192Mbyte/s，则可计算获得最小动态刷新时间为：考虑一定时间裕量，动态刷新周期设置为T>0.751s。(3)完全加载完成后，SRAM型FPGA内部的3个跟踪环路开始工作，分别对外部输入信号进行分步骤处理，每完成一个处理环节，得到的中间处理结果保存到对应的中间寄存器中；同时另一方面跟踪环路检错纠错电路根据环路更新周期跟踪完成标志开本文档来自技高网...

【技术保护点】
1.一种跟踪环路单粒子翻转错误修复方法，其特征在于，包括如下步骤：步骤1、在SRAM型FPGA内部对跟踪环路复制例化三份，分别接受外部输入信号并分步骤进行处理；每完成一个处理环节，得到的中间处理结果存到对应的中间寄存器；步骤2、针对3个跟踪环路的每一个处理环节对应的中间寄存器存储的中间处理结果进行判决，得到判决结果；步骤3、根据判决结果进行如下操作：a)、如果只有一个跟踪环路的中间处理结果出错，对出错的跟踪环路对应的中间寄存器进行错误纠正；b)、如果有两个或两个以上跟踪环路的中间处理结果出错，则对SRAM型FPGA进行清零复位；c)若无任何错误发生，不进行任何纠错操作。

【技术特征摘要】
1.一种跟踪环路单粒子翻转错误修复方法，其特征在于，包括如下步骤：步骤1、在SRAM型FPGA内部对跟踪环路复制例化三份，分别接受外部输入信号并分步骤进行处理；每完成一个处理环节，得到的中间处理结果存到对应的中间寄存器；步骤2、针对3个跟踪环路的每一个处理环节对应的中间寄存器存储的中间处理结果进行判决，得到判决结果；步骤3、根据判决结果进行如下操作：a)、如果只有一个跟踪环路的中间处理结果出错，对出错的跟踪环路对应的中间寄存器进行错误纠正；b)、如果有两个或两个以上跟踪环路的中间处理结果出错，则对SRAM型FPGA进行清零复位；c)若无任何错误发生，不进行任何纠错操作。2.如权利要求1所述的跟踪环路单粒子翻转错误修复方法，其特征在于，所述步骤2中对中间处理结果进行判决，得到判决结果的具体方法为：用A、B、C分布表示3个跟踪环路的中间处理结果；S表示三模数据判决结果；将A、B、C两两按...

【专利技术属性】
技术研发人员：向锦志，崔嵬，杨焕全，周俊伟，吴嗣亮，
申请(专利权)人：北京理工大学，
类型：发明
国别省市：北京,11