一种静态随机存取存储器阵列。此静态随机存取存储器阵列包括第一位元单元阵列、第二位元单元阵列以及带状单元。第一位元单元阵列和第二位元单元阵列沿着第一方向设置。带状单元沿着第二方向设置，并且沿着第一方向位于第一位元单元阵列与第二位元单元阵列之间。带状单元包括H形N型井区、H形P型井区以及深N型井(DNW)区。H形N型井区和H形P型井区的每一者包括沿着第一方向延伸的两个带状部分和沿着第二方向延伸的连接部分。连接部分的两个末端与两个带状部分接触。深N型井区位于H形N型井区和H形P型井区下方。
Static Random Access Memory (SRAM) Array
A static random access memory array. This SRAM array includes the first bit cell array, the second bit cell array and the band cell array. The first bit cell array and the second bit cell array are set in the first direction. The banded element is set in the second direction and is located between the first bit cell array and the second bit cell array along the first direction. The zonal units include H-shaped N-shaped well area, H-shaped P-shaped well area and deep N-shaped well (DNW) area. Each of the H-shaped N-shaped and H-shaped P-shaped wells includes two zonal sections extending in the first direction and a connecting section extending in the second direction. Two ends of the connection are in contact with two banded parts. The deep N-type well area is located below the H-type N-type well area and the H-type P-type well area.
【技术实现步骤摘要】
静态随机存取存储器(SRAM)阵列
本公开涉及一种静态随机存取存储器阵列，特别是井区的电阻可以减少的静态随机存取存储器阵列。
技术介绍
半导体集成电路(IC)工业呈指数快速成长。在IC材料及IC设计的技术进步产生多个IC世代，每一个IC世代比上一个IC世代有更小及更复杂的电路。然而，这些进步增加了IC制程及制造的复杂性，为实现这些进步，需要在IC制程及制造有相似的发展。在IC发展过程中，当几何尺寸(例如：用制程可作出的最小部件)下降时，功能密度(例如:每一芯片区域的相连元件数量)通常都会增加。静态随机存取存储器(SRAM)通常用于集成电路中。静态随机存取存储器具有在不需要刷新(refresh)的情况下保持数据的有利特征。随着对集成电路速度的要求越来越高，静态随机存取存储器单元的读取速度和写入速度也变得越来越重要。然而，对已经非常小的静态随机存取存储器单元加强微缩，这种要求难以实现。举例来说，形成静态随机存取存储器单元的字元线和位元线的金属线的片电阻变得更高，因此静态随机存取存储器单元的字元线和位元线的RC延迟增加，而在读取速度和写入速度上阻止了任何实质上的改进。
技术实现思路
本公开提供一种静态随机存取存储器阵列。此静态随机存取存储器阵列包括第一位元单元阵列和第二位元单元阵列。第一位元单元阵列和第二位元单元阵列沿着第一方向设置。带状单元沿着第二方向设置，并且沿着第一方向位于第一位元单元阵列与第二位元单元阵列之间。带状单元包括H形N型井区、H形P型井区以及深N型井(DNW)区。H形N型井区和H形P型井区的每一者包括沿着第一方向延伸的两个带状部分和沿着第二方向延伸的连接部分。连接部分的两个末端与两个带状部分接触。深N型井区位于H形N型井区和H形P型井区下方。本公开提供一种静态随机存取存储器阵列。此静态随机存取存储器阵列包括第一位元单元阵列、第二位元单元阵列以及带状单元。第一位元单元阵列和第二位元单元阵列沿着第一方向设置。带状单元沿着第二方向设置，并且沿着第一方向位于第一位元单元阵列与第二位元单元阵列之间。带状单元包括第一带状行、第一带状列以及深N型井(DNW)区。第一带状行包括第一P型井(PW)区和沿着上述第一方向相邻于第一P型井区的两相反侧的第一N型井(NW)区和第二N型井区。第一带状列包括第一N型井区和在第一N型井区的两相反侧上的第二P型井区和第三P型井区。深N型井(DNW)区位于第一N型井区和第二N型井区下方，并且连接至第一带状列的第一N型井区和第二N型井区。本公开提供一种静态随机存取存储器阵列。此静态随机存取存储器阵列包括第一位元单元阵列、第二位元单元阵列以及带状单元。第一位元单元阵列和第二位元单元阵列沿着第一方向设置。第一位元单元阵列和第二位元单元阵列各自包括多个功能性静态随机存取存储器单元。带状单元在第二方向中设置，并且沿着第一方向位于第一位元单元阵列与第二位元单元阵列之间。带状单元包括第一带状行、第二带状行、重掺杂P型区、重掺杂N型区以及深N型井(DNW)区。第一带状行包括第一P型井(PW)区和沿着第一方向相邻于第一P型井区的两相反侧的两个第一N型井(NW)区。第二带状行沿着第二方向相邻于第一带状行。第二带状行包括第二N型井区和沿着第一方向相邻于第二N型井区的两相反侧的两个第二P型井区。重掺杂P型区位于第一带状行的第一P型井区和两个第一N型井区上方。重掺杂N型区位于第二带状行的第二N型井区和两个第二P型井区上方。深N型井(DNW)区位于两个第一N型井区和第二N型井区下方。附图说明本公开的观点从后续实施例以及附图可以更好地理解。须知示意图是为范例，并且不同特征并无示意于此。不同特征的尺寸可能任意增加或减少以清楚论述。图1是根据一些实施例的静态随机存取存储器阵列的示意图。图2和图3是根据一些实施例的静态随机存取存储器单元的电路图。图4是根据一些实施例的鳍式场效晶体管的示意图。图5是根据一些实施例的在静态随机存取存储器阵列中的静态随机存取存储器单元的布局的示意图。图6A和图6B是根据一些实施例的静态随机存取存储器阵列的布局的示意图。图7A显示了沿着图6A的线段A1-A1’获取的剖面图。图7B显示了沿着图6A的线段A2-A2’获取的剖面图。图8A显示了沿着图6A的线段B1-B1’获取的剖面图。图8B显示了沿着图6A的线段B2-B2’获取的剖面图。图9是根据一些实施例的静态随机存取存储器阵列的布局的示意图。其中，附图标记说明如下：114A-位元线114B-位元线116A-互补位元线116B-互补位元线300-方向302-方向500-静态随机存取存储器单元600-静态随机存取存储器阵列602A-位元单元阵列602B-位元单元阵列604-带状单元606-边缘单元608-边缘单元610A-控制电路610B-控制电路102-电压节点104-电压节点106-电压节点108-电压节点110-存储节点112-存储节点114-位元线116-互补位元线118-位元线节点120-互补位元线节点122-字元线124-电压线126-电压线Vdd-电压Vss-电压PG-1-传输闸晶体管PG-2-传输闸晶体管PU-1-上拉晶体管PU-2-上拉晶体管PD-1-下拉晶体管PD-2-下拉晶体管Inverter-1-第一反相器Inverter-2-第二反相器240-鳍式场效晶体管200-半导体基板204-半导体鳍片206-隔离特征212-栅极介电层214-栅极电极215-栅极结构218-间隔物220-漏极区222-源极区204-1-半导体鳍片204-2-半导体鳍片204-3-半导体鳍片204-4-半导体鳍片215-1-栅极电极图案215-2-栅极电极图案215-3-栅极电极图案215-4-栅极电极图案252-N型井区254-P型井区P1-间距P2-间距660-H形N型井区662-1-带状部分662-2-带状部分664-连接部分/N型井区664-1-末端664-2-末端666-N型井区667-N型井区668-N型井区669-N型井区670-H形P型井区672-1-带状部分672-2-带状部分674-连接部分/P型井区674-1-末端674-2-末端676-P型井区677-P型井区678-T形P型井区678-1-水平部分678-2-垂直部分679-带状P型井区680-深N型井区681-边界W-宽度L-长度W1-宽度W2-宽度A1-A1’-线段A2-A2’-线段B1-B1’-线段B2-B2’-线段630-第一带状行632-第二带状行634-第三带状行636-第四带状行638-第五带状行640-第六带状行642-第一带状列644-第二带状列646-第三带状列682-重掺杂N型区684-重掺杂P型区686-N型接触窗688-P型接触窗具体实施方式以下的公开内容提供许多不同的实施例或范例以实施本公开的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。举例来说，若是本公开书叙述了一第一特征形成于一第二特征之上或上方，即表示其包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。本公本文档来自技高网...
【技术保护点】
1.一种静态随机存取存储器(SRAM)阵列，包括：一第一位元单元阵列和一第二位元单元阵列，沿着一第一方向设置；一带状单元(strap cell)，沿着一第二方向设置，并且沿着上述第一方向位于上述第一位元单元阵列与上述第二位元单元阵列之间；其中上述带状单元包括：一H形N型井区；一H形P型井区，沿着上述第二方向相邻于上述H形N型井区，其中上述H形N型井区和上述H形P型井区的每一者包括：两个带状部分，沿着上述第一方向延伸；以及一连接部分，沿着上述第二方向延伸，其中上述连接部分的两个末端与上述两个带状部分接触；以及一深N型井区，位于上述H形N型井区和上述H形P型井区下方。
【技术特征摘要】
2017.09.28 US 62/564,393;2018.04.25 US 15/962,4091.一种静态随机存取存储器(SRAM)阵列，包括：一第一位元单元阵列和一第二位元单元阵列，沿着一第一方向设置；一带状单元(strapcell)，沿着一第二方向设置，并且沿着上述第一方向位...
【专利技术属性】
技术研发人员：包家豪，林建隆，张峰铭，洪连嵘，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。