The utility model discloses a single-layer polycrystalline EEPROM, which comprises a P-type silicon substrate, a first N-type well and a second N-type well all arranged on the P-type silicon substrate, a coupled capacitor tube and a PMOS transistor; a coupled capacitor tube includes a first floating gate, a coupled capacitor terminal and a first gate oxide layer; both the coupling capacitor terminal and the first gate oxide layer are arranged on the first N-type well, and the first floating gate is arranged on the first N-type well. On the gate oxide layer, PMOS transistors include the second floating gate, all located on the second N-well P.
【技术实现步骤摘要】
基于标准CMOS工艺的单层多晶结构EEPROM
本技术属于半导体存储
，具体涉及一种基于标准CMOS工艺的单层多晶结构EEPROM。
技术介绍
电可擦除可编程只读存储器(ElectricallyErasableProgrammableRead-OnlyMemory，简称“EEPROM”)具有擦写可逆、擦写速度快、掉电后数据不丢失的性能，广泛应用于嵌入式存储器、物联网等领域。如图1所示，为传统单层多晶结构EEPROM存储器的电路图，图2所示为图1所示EEPROM存储器的剖面示意图。其存储单元采用NMOS管和PMOS管组成，PMOS管用作耦合电容管，NMOS管用作隧道管和读出管，PMOS管设置在N型阱上，N型阱设置在P型硅基材上，NMOS管设置在P型硅基材上。PMOS管和NMOS管的栅极相连作为EEPROM的浮栅，PMOS管的N+掺杂区和两个P+掺杂区连接形成耦合电容端(C端)；NMOS管的P+掺杂区接地，一个N+掺杂区形成漏端，一个N+掺杂区形成源端。传统单层多晶结构EEPROM存储器在执行擦除操作时，PMOS管的耦合电容端(C端)加低电压(0V)，NMOS管...
【技术保护点】
1.一种基于标准CMOS工艺的单层多晶结构EEPROM，其特征在于：包括，P型硅基材；第一N型阱，其设置在所述P型硅基材上；第二N型阱，其设置在所述P型硅基材上；耦合电容管，其包括第一浮栅、耦合电容端和第一栅氧化层，所述耦合电容端和第一栅氧化层均设置在所述第一N型阱上，所述第一浮栅设置在所述第一栅氧化层上；PMOS晶体管，其用作所述EEPROM的隧道管和读出管；其包括第二浮栅、P
【技术特征摘要】
1.一种基于标准CMOS工艺的单层多晶结构EEPROM，其特征在于：包括，P型硅基材；第一N型阱，其设置在所述P型硅基材上；第二N型阱，其设置在所述P型硅基材上；耦合电容管，其包括第一浮栅、耦合电容端和第一栅氧化层，所述耦合电容端和第一栅氧化层均设置在所述第一N型阱上，所述第一浮栅设置在所述第一栅氧化层上；PMOS晶体管，其用作所述EEPROM的隧道管和读出管；其包括第二浮栅、P+源极掺杂区、P+漏极掺杂区、N+衬底掺杂区和第二栅氧化层；所述P+源极掺杂区、P+漏极掺杂区、N+衬底掺杂区和第二栅氧化层均设置在所述第二N型阱上，所述第二浮栅设置在第二栅氧化层上；所述第二浮栅通过浮栅导电连接所述第一浮栅。2.如权利要求1所述的基于标准CMOS工艺的单层多晶结构EEPROM，其特征在于：所述耦合电容管为PMOS晶体管，其包括均设置在所述第一N型阱上的N+掺...
【专利技术属性】
技术研发人员：齐敏，孙泉，宋培滢，
申请(专利权)人：江苏集萃微纳自动化系统与装备技术研究所有限公司，
类型：新型
国别省市：江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。